隔離，其次再經(jīng)過阱隔離的塊區(qū)域201進一步進行隔離;存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)03和驅(qū)動管NMOS的漏區(qū)08，首先通過雙DICE單元的整體交叉布置，由塊區(qū)域106進行隔離，其次再經(jīng)過阱隔離的塊區(qū)域203進一步進行隔離;存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)02和驅(qū)動管NMOS的漏區(qū)07，首先通過雙DICE單元的整體交叉布置，由塊區(qū)域104進行隔離，其次再經(jīng)過阱隔離的塊區(qū)域202進一步進行隔離；
[0031]如圖4所示，所述的阱隔離區(qū)域201、202、203使第二DICE單元區(qū)域中存儲不同數(shù)據(jù)的敏感節(jié)點對要相互遠離布置。具體滿足以下規(guī)則:第二 DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)15和驅(qū)動管NMOS的漏區(qū)20，首先通過雙DICE單元的整體交叉布置，由塊區(qū)域103進行隔離，其次再經(jīng)過阱隔離的塊區(qū)域201進一步進行隔離;存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)17和驅(qū)動管NMOS的漏區(qū)22，首先通過雙DICE單元的整體交叉布置，由塊區(qū)域107進行隔離，其次再經(jīng)過阱隔離的塊區(qū)域203進一步進行隔離;存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)16和驅(qū)動管NMOS的漏區(qū)21，首先通過雙DICE單元的整體交叉布置，由塊區(qū)域105進行隔離，其次再經(jīng)過阱隔離的塊區(qū)域202進一步進行隔離。
[0032]如圖3，圖4所示，所述的阱隔離區(qū)域201、202、203有效穩(wěn)定N阱電壓，大大減少了敏感PMOS器件漏區(qū)之間由于寄生雙極型晶體管效應(yīng)引起的多個存儲節(jié)點發(fā)生翻轉(zhuǎn)的幾率。其中區(qū)域201和202分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)01和03之間，以及第二DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)15和17之間；區(qū)域202和203分別布局于第一DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)02和04之間，以及第二DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)16和18之間。
[0033]如圖3，圖4所示，所述的阱隔離區(qū)域201、202、203有效地分流入射粒子產(chǎn)生的電子，大大減少了敏感NMOS器件的漏區(qū)之間由于電荷共享效應(yīng)引起的多個存儲節(jié)點發(fā)生翻轉(zhuǎn)的幾率。其中區(qū)域201和202分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)05和07之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)11和13之間，以及第二DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)19和21之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)23和25之間。區(qū)域202和203分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)06和08之間，和傳輸相同數(shù)據(jù)的傳輸管匪OS的源區(qū)12和14之間，以及第二DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)20和22之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)24和26之間。
[0034]如圖3，圖4所示，所述的阱隔離區(qū)域201、202、203有效穩(wěn)定N阱電壓，大大減少了敏感PMOS和匪OS器件漏區(qū)之間由于寄生雙極型晶體管效應(yīng)引起的多個存儲節(jié)點發(fā)生翻轉(zhuǎn)的幾率。其中區(qū)域201)分別布局于第一 DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)01和驅(qū)動管匪OS的漏區(qū)06之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)15和驅(qū)動管WOS的漏區(qū)20之間。區(qū)域202分別布局于第一DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)02和驅(qū)動管匪OS的漏區(qū)07之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)16和驅(qū)動管匪OS的漏區(qū)21之間。區(qū)域203分別布局于第一DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)03和驅(qū)動管NMOS的漏區(qū)08之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)17和驅(qū)動管NMOS的漏區(qū)22之間。
[0035]本發(fā)明說明書中未作詳細描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。
【主權(quán)項】
1.一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于包括第一阱隔離區(qū)域(201)、第二阱隔離區(qū)域(202)、第三阱隔離區(qū)域(203)，第一 DICE單元區(qū)域(101，103，105，107)、第二 DICE 單元區(qū)域(102，104，106，108)，其中 第一阱隔離區(qū)域(201)、第二阱隔離區(qū)域(202)、第三阱隔離區(qū)域(203)均都由N阱構(gòu)成，N阱上面設(shè)有接觸孔結(jié)構(gòu)； 第一 DICE單元區(qū)域(101，103，105，107)分解為四個相同的塊區(qū)域(101)、塊區(qū)域(103)、塊區(qū)域(105)、塊區(qū)域(107)，第二 DICE單元區(qū)域(102，104，106，108)分解為四個相同的塊區(qū)域(102)、塊區(qū)域(104)、塊區(qū)域(106)、塊區(qū)域(108)，每個塊區(qū)域均包括一級鎖存結(jié)構(gòu)、傳輸管，其中，一級鎖存結(jié)構(gòu)包括共柵的PMOS負載管、匪OS驅(qū)動管，傳輸管包括與NMOS驅(qū)動管共漏區(qū)的NMOS晶體管； 第一阱隔離區(qū)域(201)、第二阱隔離區(qū)域(202)、第三阱隔離區(qū)域(203)交叉布局于第一DICE 單元區(qū)域(101，103，105，107)、第二 DICE 單元區(qū)域(102，104，106，108)中。2.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第一阱隔離區(qū)域(201)和第二阱隔離區(qū)域(202)分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)(01)和(03)之間，以及第二DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)(15)和(17)之間。3.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第二阱隔離區(qū)域(202)和第三阱隔離區(qū)域(203)分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)(02)和(04)之間，以及第二DICE單元中存儲相同數(shù)據(jù)的負載管PMOS漏區(qū)(16)和(18)之間。4.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第一阱隔離區(qū)域(201)和第二阱隔離區(qū)域(202)分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)(05)和(07)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)(11)和(13)之間，以及第二DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)(19)和(21)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)(23)和(25)之間。5.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第二阱隔離區(qū)域(202)和第三阱隔離區(qū)域(203)分別布局于第一 DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)(06)和(08)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)(12)和(14)之間，以及第二DICE單元中存儲相同數(shù)據(jù)的驅(qū)動管NMOS的漏區(qū)(20)和(22)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)(24)和(26)之間。6.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第一阱隔離區(qū)域(201)布局于第一 DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(01)和驅(qū)動管NMOS的漏區(qū)(06)之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(15)和驅(qū)動管NMOS的漏區(qū)(20)之間。7.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第二阱隔離區(qū)域(202)布局于第一 DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(02)和驅(qū)動管NMOS的漏區(qū)(07)之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(16)和驅(qū)動管NMOS的漏區(qū)(21)之間。8.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的第三阱隔離區(qū)域(203)布局于第一 DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(03)和驅(qū)動管NMOS的漏區(qū)(08)之間，以及第二DICE單元中存儲不同數(shù)據(jù)的負載管PMOS漏區(qū)(17)和驅(qū)動管NMOS的漏區(qū)(22)之間。9.根據(jù)權(quán)利要求1所述的一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，其特征在于:所述的塊區(qū)域(101)與塊區(qū)域(102)相鄰，塊區(qū)域(103)與塊區(qū)域(104)相鄰，塊區(qū)域(105)與塊區(qū)域(106)相鄰，塊區(qū)域(107)與塊區(qū)域(108)相鄰，第一阱隔離區(qū)域(201)位于塊區(qū)域(102)與塊區(qū)域(103)之間，第二阱隔離區(qū)域(202)位于塊區(qū)域(104)、塊區(qū)域(105)之間，第三阱隔離區(qū)域(203)位于塊區(qū)域(106)、塊區(qū)域(107)之間，其中，各個塊區(qū)域中的PMOS負載管漏區(qū)、NMOS驅(qū)動管漏區(qū)存儲數(shù)據(jù)，NMOS晶體管傳輸數(shù)據(jù)。
【專利摘要】一種阱隔離型抗SEU多節(jié)點翻轉(zhuǎn)存儲單元版圖結(jié)構(gòu)，包括阱隔離區(qū)域(201)、(202)、(203)，DICE單元區(qū)域(101)、(103)、(105)、(107)，DICE單元(102)、(104)、(106)、(108)。阱隔離區(qū)域交叉布局在兩個DICE單元區(qū)域中間。本發(fā)明與現(xiàn)有的技術(shù)相比，在有效地分離DICE存儲單元結(jié)構(gòu)中的所有敏感節(jié)點對的同時，進一步增加了敏感節(jié)點對間的距離，阱隔離結(jié)構(gòu)還有利于減小敏感節(jié)點對間的寄生雙極型晶體管效應(yīng)和電荷共享效應(yīng)，大大抑制了DICE單元中由SEU引起的多節(jié)點翻轉(zhuǎn)，大幅度提高了抗輻射SRAM的抗SEU性能。
【IPC分類】H01L27/11
【公開號】CN105609504
【申請?zhí)枴緾N201510993638
【發(fā)明人】趙元富, 劉皓, 陸時進, 劉琳, 岳素格, 李鵬, 張曉晨, 李陽
【申請人】北京時代民芯科技有限公司, 北京微電子技術(shù)研究所
【公開日】2016年5月25日
【申請日】2015年12月25日