一種阱隔離型抗seu多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)單元版圖結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種存儲(chǔ)單元技術(shù)領(lǐng)域，特別是一種阱隔離型抗SEU多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)單元版圖結(jié)構(gòu)。
【背景技術(shù)】
[0002]單粒子翻轉(zhuǎn)效應(yīng)，是指高能質(zhì)子或高能中子撞擊原子核產(chǎn)生的福射以及宇宙射線中的重核粒子，產(chǎn)生高密度電荷從而引起存儲(chǔ)單元內(nèi)部節(jié)點(diǎn)的狀態(tài)改變，從而引起存儲(chǔ)類單元的存儲(chǔ)數(shù)據(jù)翻轉(zhuǎn)，這種效應(yīng)是單個(gè)粒子作用的結(jié)果，通常稱為單粒子翻轉(zhuǎn)效應(yīng)(SEU)。
[0003]對(duì)SRAM而言，根據(jù)單粒子效應(yīng)分析，對(duì)單粒子最敏感的地方是存儲(chǔ)單元體，因?yàn)橐坏﹩瘟Ｗ訐糁写鎯?chǔ)體中任何一個(gè)敏感節(jié)點(diǎn)，都可以使存儲(chǔ)狀態(tài)發(fā)生改變。在傳統(tǒng)CMOS SRAM存儲(chǔ)單元中，存儲(chǔ)信息(電荷方式)的節(jié)點(diǎn)包含單元一個(gè)反相器的柵極節(jié)點(diǎn)和另一反相器的輸出節(jié)點(diǎn)。所以此類單元電路的抗單粒子翻轉(zhuǎn)設(shè)計(jì)至關(guān)重要。
[0004]存儲(chǔ)器單元抗SEU多節(jié)點(diǎn)翻轉(zhuǎn)加固方法主要有兩種加固方法:一種是交叉單元結(jié)構(gòu)，主要方法是將存儲(chǔ)單元?jiǎng)澐譃閮蓚€(gè)相同的半單元結(jié)構(gòu)，每個(gè)半單元結(jié)構(gòu)有兩個(gè)互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，通過(guò)將來(lái)自兩個(gè)存儲(chǔ)單元的四個(gè)半單元結(jié)構(gòu)進(jìn)行垂直或水平方向上的交叉布置來(lái)隔離原存儲(chǔ)單元中的存儲(chǔ)相同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)，這種方法的不足是只隔離了存儲(chǔ)單元中存儲(chǔ)相同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)，不能有效地避免SEU引起存儲(chǔ)不同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)同時(shí)發(fā)生翻轉(zhuǎn)的情況；另一種是通過(guò)增加保護(hù)環(huán)來(lái)隔離存儲(chǔ)單元中的敏感節(jié)點(diǎn)對(duì)，這種方法取得了一定的效果，但也存在不同的缺陷，如單元面積較大、在面對(duì)粒子有角度入射情況下隔離有效性不足等問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的技術(shù)問(wèn)題是:克服超深亞微米工藝下普通DICE存儲(chǔ)單元在SEU影響下會(huì)引起單元內(nèi)多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，而最終導(dǎo)致普通DICE存儲(chǔ)單元發(fā)生翻轉(zhuǎn)的問(wèn)題。提供了一種新的阱隔離型版圖加固設(shè)計(jì)實(shí)現(xiàn)方式，不僅可以有效地分離了普通DICE存儲(chǔ)單元結(jié)構(gòu)中的所有敏感節(jié)點(diǎn)對(duì)，增加了敏感節(jié)點(diǎn)對(duì)間的距離;對(duì)于PM0S，N阱隔離有效穩(wěn)定N阱電壓，大大減少了由于寄生雙極型晶體管效應(yīng)引起的多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的幾率，而對(duì)于NMOS，N阱隔離有效地分流入射粒子產(chǎn)生的空穴，大大減少了由于電荷共享效應(yīng)引起的多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的幾率，從而大大抑制了DICE單元中由SEU引起的多節(jié)點(diǎn)翻轉(zhuǎn)，大幅度提高了抗輻射SRAM的抗SEU性能。
[0006]本發(fā)明的技術(shù)解決方案是:一種阱隔離型抗SEU多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)單元版圖結(jié)構(gòu)，包括第一阱隔離區(qū)域、第二阱隔離區(qū)域、第三阱隔離區(qū)域，第一 DICE單元區(qū)域、第二 DICE單元區(qū)域，其中
[0007]第一阱隔離區(qū)域、第二阱隔離區(qū)域、第三阱隔離區(qū)域均都由N阱構(gòu)成，N阱上面設(shè)有接觸孔結(jié)構(gòu)；
[0008]第一DICE單元區(qū)域分解為四個(gè)相同的塊區(qū)域，第二 DICE單元區(qū)域分解為四個(gè)相同的塊區(qū)域，每個(gè)塊區(qū)域均包括一級(jí)鎖存結(jié)構(gòu)、傳輸管，其中，一級(jí)鎖存結(jié)構(gòu)包括共柵的PMOS負(fù)載管、NMOS驅(qū)動(dòng)管，傳輸管包括與NMOS驅(qū)動(dòng)管共漏區(qū)的NMOS晶體管；
[0009]第一阱隔離區(qū)域、第二阱隔離區(qū)域、第三阱隔離區(qū)域交叉布局于第一DICE單元區(qū)域、第二DICE單元區(qū)域中。
[0010]所述的第一阱隔離區(qū)域、第二阱隔離區(qū)域分別布局于第一DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)之間，以及第二DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)之間。
[0011]所述第二阱隔離區(qū)域、第三阱隔離區(qū)域分別布局于第一DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)之間，以及第二DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)之間。
[0012]所述第一阱隔離區(qū)域、第二阱隔離區(qū)域分別布局于第一DICE單元中存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管匪OS的漏區(qū)之間，和傳輸相同數(shù)據(jù)的傳輸管WOS的源區(qū)之間，以及第二DICE單元中存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管NMOS的漏區(qū)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū))之間。
[0013]所述第二阱隔離區(qū)域、第三阱隔離區(qū)域分別布局于第一DICE單元中存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管匪OS的漏區(qū)之間，和傳輸相同數(shù)據(jù)的傳輸管WOS的源區(qū)之間，以及第二DICE單元中存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管NMOS的漏區(qū)之間，和傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)之間。
[0014]所述第一阱隔離區(qū)域布局于第一DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管匪OS的漏區(qū)之間，以及第二DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管NMOS的漏區(qū)之間。
[0015]所述第二阱隔離區(qū)域布局于第一DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管匪OS的漏區(qū)之間，以及第二DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管NMOS的漏區(qū)之間。
[0016]所述第三阱隔離區(qū)域布局于第一DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管匪OS的漏區(qū)之間，以及第二DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)和驅(qū)動(dòng)管NMOS的漏區(qū)之間。
[0017]所述的塊區(qū)域中的PMOS負(fù)載管漏區(qū)、NMOS驅(qū)動(dòng)管漏區(qū)存儲(chǔ)數(shù)據(jù)，NMOS晶體管傳輸數(shù)據(jù)。
[0018]本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0019](I)本發(fā)明通過(guò)在阱隔離區(qū)域交叉布局在第一DICE單元區(qū)域、第二DICE單元中，在有效地分離DICE存儲(chǔ)單元結(jié)構(gòu)中的所有敏感節(jié)點(diǎn)對(duì)的同時(shí)，進(jìn)一步增加了敏感節(jié)點(diǎn)對(duì)間的距離，解決了現(xiàn)有的抗SEU多節(jié)點(diǎn)翻轉(zhuǎn)效果可靠性差的問(wèn)題；
[0020](2)本發(fā)明通過(guò)在阱隔離區(qū)域N阱加入，與現(xiàn)有的抗SEU技術(shù)相比，降低了寄生雙極型晶體管效應(yīng)和電荷共享效應(yīng)引起的多節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的機(jī)率，大幅度提高了抗輻射SRAM的抗SEU性能；
[0021](3)本發(fā)明與現(xiàn)有技術(shù)相比，通過(guò)將存儲(chǔ)單元?jiǎng)澐譃殡pDICE交叉存儲(chǔ)元件結(jié)構(gòu)，增加敏感節(jié)點(diǎn)間距離，進(jìn)一步降低了存儲(chǔ)單元敏感節(jié)點(diǎn)對(duì)發(fā)生翻轉(zhuǎn)的概率。
【附圖說(shuō)明】
[0022]圖1為本發(fā)明的版圖中阱隔離結(jié)構(gòu)在整體平面中位置的示意圖；
[0023]圖2為本發(fā)明版圖結(jié)構(gòu)中的晶體管源漏區(qū)結(jié)構(gòu)整體平面圖；
[0024]圖3為本發(fā)明版圖結(jié)構(gòu)中第一DICE單元內(nèi)部敏感節(jié)點(diǎn)分布圖；
[0025]圖4為本發(fā)明版圖結(jié)構(gòu)中第二DICE單元內(nèi)部敏感節(jié)點(diǎn)分布圖。
【具體實(shí)施方式】
[0026]本發(fā)明克服超深亞微米工藝下普通DICE存儲(chǔ)單元在SEU影響下會(huì)引起單元內(nèi)多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，而最終導(dǎo)致普通DICE存儲(chǔ)單元發(fā)生翻轉(zhuǎn)的不足，提出了一種新的阱隔離型抗SEU多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)單元版圖結(jié)構(gòu)，可以有效地分離了普通DICE存儲(chǔ)單元結(jié)構(gòu)中的所有敏感節(jié)點(diǎn)對(duì)，增加了敏感節(jié)點(diǎn)對(duì)間的距離，其中，對(duì)于PMOS管，N阱隔離有效穩(wěn)定N阱電壓，減少了由于寄生雙極型晶體管效應(yīng)引起的多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的幾率，對(duì)于匪OS管，N阱隔離有效地分流入射粒子產(chǎn)生的空穴，減少了由于電荷共享效應(yīng)引起的多個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的幾率，從而抑制了DICE單元中由SEU引起的多節(jié)點(diǎn)翻轉(zhuǎn)，大幅度提高了抗福射SRAM的抗SEU性能，下面結(jié)合附圖對(duì)本發(fā)明版圖結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。
[0027]如圖1、圖2所示本發(fā)明版圖結(jié)構(gòu)是一個(gè)帶有阱隔離的雙DICE交叉存儲(chǔ)元件版圖結(jié)構(gòu)，包括阱隔離區(qū)域，由201、202、203組成，第一 DICE單元區(qū)域包括101、103、105、107，第二DICE單元區(qū)域包括102、104、106、108組成，其中，阱隔離單元區(qū)域201、202、203交叉布局于第一 DICE單元和第二 DICE單元中間。
[0028]如圖3所示，所述的阱隔離區(qū)域201、202、203使第一DICE單元區(qū)域中存儲(chǔ)或傳輸相同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)進(jìn)一步相互遠(yuǎn)離布置。具體滿足以下規(guī)則:第一 DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)01和03，存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管匪OS的漏區(qū)05和07，以及傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)11和13，首先通過(guò)雙DICE單元的整體交叉布置，由塊區(qū)域102，103和104進(jìn)行隔離，其次再經(jīng)過(guò)阱隔離的塊區(qū)域201和202進(jìn)一步進(jìn)行隔離;第一 DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)02和04，存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管匪OS的漏區(qū)06和08，以及傳輸相同數(shù)據(jù)的傳輸管匪OS的源區(qū)12和14，首先通過(guò)雙DICE單元的整體交叉布置，由塊區(qū)域104，105和106進(jìn)行隔離，其次再經(jīng)過(guò)阱隔離的塊區(qū)域202和203進(jìn)一步進(jìn)行隔離；
[0029]如圖4所示，所述的阱隔離區(qū)域201、202、203使第二DICE單元中存儲(chǔ)或傳輸相同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)進(jìn)一步相互遠(yuǎn)離布置。具體滿足以下規(guī)則:第二 DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)15和17，存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管匪OS的漏區(qū)19和21，以及傳輸相同數(shù)據(jù)的傳輸管匪OS的源區(qū)23和25，首先通過(guò)雙DICE單元的整體交叉布置，由塊區(qū)域103，104和105進(jìn)行隔離，其次再經(jīng)過(guò)阱隔離的塊區(qū)域201和202進(jìn)一步進(jìn)行隔離;第二 DICE單元中存儲(chǔ)相同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)16和18，存儲(chǔ)相同數(shù)據(jù)的驅(qū)動(dòng)管NMOS的漏區(qū)20和22，以及傳輸相同數(shù)據(jù)的傳輸管NMOS的源區(qū)24和26，首先通過(guò)雙DICE單元的整體交叉布置，由塊區(qū)域105，106和107進(jìn)行隔離，其次再經(jīng)過(guò)阱隔離的塊區(qū)域202和203進(jìn)一步進(jìn)行隔離；
[0030]如圖3所示，所述的阱隔離區(qū)域201、202、203使第一DICE單元區(qū)域中存儲(chǔ)不同數(shù)據(jù)的敏感節(jié)點(diǎn)對(duì)要相互遠(yuǎn)離布置。具體滿足以下規(guī)則:第一 DICE單元中存儲(chǔ)不同數(shù)據(jù)的負(fù)載管PMOS漏區(qū)01和驅(qū)動(dòng)管NMOS的漏區(qū)06，首先通過(guò)雙DICE單元的整體交叉布置，由塊區(qū)域102進(jìn)行