存儲單元、存儲器件及電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及存儲領(lǐng)域，更具體地，涉及一種具有大存儲電容的存儲單元、包括該存儲單元的存儲器件以及包括該存儲器件的電子設(shè)備。
【背景技術(shù)】
[0002]在存儲器件中經(jīng)常利用電容器來儲存電荷，以便存儲數(shù)據(jù)。但是，隨著器件的不斷小型化，用來形成電容器的芯片面積不斷縮小，從而電容器的電容值變小。為了確保存儲性能，期望在不占用過大芯片面積的情況下，得到盡可能大的電容。

【發(fā)明內(nèi)容】

[0003]本公開的目的至少部分地在于提供一種具有大存儲電容的存儲單元、包括該存儲單元的存儲器件以及包括該存儲器件的電子設(shè)備。
[0004]根據(jù)本公開的一個方面，提供了一種存儲單元，包括:晶體管；以及與該晶體管連接的電容組件，其中，該電容組件包括彼此串聯(lián)連接的正電容器以及負電容器。
[0005]根據(jù)本公開的另一方面，提供了一種存儲器件，包括上述存儲單元。
[0006]根據(jù)本公開的再一方面，提供了一種電子設(shè)備，包括上述存儲器件。
[0007]根據(jù)本公開的實施例，利用負電容器和常規(guī)電容器(或者說，正電容器)的串聯(lián)組合來形成存儲電容組件。與常規(guī)存儲電容相比，在相同的占用面積下，這種電容組件可以實現(xiàn)大的存儲電容。
【附圖說明】
[0008]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0009]圖1是示出了根據(jù)本公開實施例的存儲單元的示意電路圖；
[0010]圖2(a)_2(g)是示出了根據(jù)本公開實施例的制造存儲單元的流程中部分階段的截面圖；
[0011 ]圖3是示出了根據(jù)本公開另一實施例的存儲單元的配置的截面圖；
[0012]圖4(a)_4(d)是示出了根據(jù)本公開另一實施例的制造存儲單元的流程中部分階段的截面圖；
[0013]圖5是示出了根據(jù)本公開另一實施例的存儲單元的配置的截面圖。
[0014]貫穿附圖，以相同的附圖標記來表示相同或相似的部件。
【具體實施方式】
[0015]以下，將參照附圖來描述本公開的實施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0016]在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。
[0017]在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。
[0018]圖1是示出了根據(jù)本公開實施例的存儲單元的示意電路圖。
[0019]如圖1所示，根據(jù)該實施例的存儲單元100包括晶體管101以及與該晶體管連接的電容組件103。例如，這種存儲單元可以構(gòu)成ITlC配置的動態(tài)隨機存取存儲(DRAM)單元。
[0020]晶體管101可以包括各種形式的晶體管，例如各種形式的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，如鰭式場效應(yīng)晶體管(FinFET)、絕緣體上半導(dǎo)體(SOI)MOSFET、納米線場效應(yīng)晶體管(nanowire FET)等等。
[0021]—般地，晶體管101可以包括柵極、源極和漏極。在圖1的示例中，柵極可以連接到端子Tl，源極/漏極之一可以連接到端子T2，且源極/漏極中另一個可以連接到電容組件103。電容組件103的另一端連接到端子T3。因此，在該示例中，晶體管101與電容組件103呈串聯(lián)連接。
[0022]電容組件103可以包括串聯(lián)連接的常規(guī)電容器(或者說，正電容器)1031與負電容器1033。一般地，電容器包括極板-電介質(zhì)層-極板的配置，電介質(zhì)層可以儲存電荷。常規(guī)的電容器呈“正”電容特性，即，當電介質(zhì)層儲存的電荷增多時，兩個極板間的電壓增大。在本公開中，將這種電介質(zhì)層稱作常規(guī)電介質(zhì)層，或者直接簡稱為電介質(zhì)層，這與該術(shù)語在本領(lǐng)域的常規(guī)含義相同。與此不同，某些材料在一定狀態(tài)下，可以呈現(xiàn)“負”電容特性，即，隨著其中儲存的電荷增多，極板間的電壓反而表現(xiàn)為降低。這種材料稱作“負電容材料” ο例如，某些鐵電材料(例如含Zr、Ba或Sr的材料，如HfZr02、BaTi03、KH2P04或NBT等)在到達某一臨界電場時，可發(fā)生極化現(xiàn)象。極化使得大量的束縛電荷瞬間積累在材料的表面，使鐵電材料兩端的電壓減小。
[0023]由于串聯(lián)關(guān)系，電容組件103的電容Ct可以表示為:
[0024]Ct= I Cn I C/( I Cn 1-c),
[0025]其中，C是正電容器1031的電容值，Cn是負電容器1033的電容值(如上所述，為負值)，ICnI表示Cn的絕對值。根據(jù)上式可以看出，當ICnI近似等于c時，Ct可以趨于無窮大。當然，這是理想情形，在實際中，也可以實現(xiàn)相當大的電容Ct(例如，絕對值為C的約2?5倍)。優(yōu)選地，Icn I >c。
[0026]鑒于電容器的疊層配置以及串聯(lián)連接關(guān)系，電容組件103可以形成為第一導(dǎo)電層-電介質(zhì)層-第二導(dǎo)電層-負電容材料層-第三導(dǎo)電層的疊層形式。此時，第一導(dǎo)電層-電介質(zhì)層-第二導(dǎo)電層可以構(gòu)成正電容器1031，而第二導(dǎo)電層-負電容材料層-第三導(dǎo)電層可以構(gòu)成負電容器1033，且由于公共的第二導(dǎo)電層，它們形成串聯(lián)連接?；蛘撸娙萁M件103可以形成為第一導(dǎo)電層-電介質(zhì)層-負電容材料層-第三導(dǎo)電層的疊層形式。此時，第一導(dǎo)電層、第三導(dǎo)電層構(gòu)成電容組件103的兩個極板，電介質(zhì)層和負電容材料層的組合構(gòu)成電容組件103的電容介質(zhì)。
[0027]根據(jù)本公開的實施例，電容組件可以形成為溝槽電容器的形式。在有限的面積中，溝槽電容器可以增大電容器相對的極板面積，并因此增大電容值。例如，可以在晶體管所形成于的襯底中形成溝槽，或者在晶體管上方的金屬化疊層的一層或多層中形成溝槽，并在溝槽中形成電容組件。電容器疊層配置中的層可以沿著溝槽的側(cè)壁和底壁延伸。
[0028]各導(dǎo)電層(第一導(dǎo)電層、第二導(dǎo)電層和第三導(dǎo)電層)可以包括各種合適的導(dǎo)電材料，例如金屬、金屬氮化物等。為了更好地與半導(dǎo)體工藝相兼容，導(dǎo)電材料可以包括半導(dǎo)體工藝中用來形成導(dǎo)電接觸的材料，例如導(dǎo)電性的擴散阻擋材料如TiN以及金屬電極材料如W等。金屬電極材料可以形成低歐姆接觸，從而適于需要與其他部件形成連接的導(dǎo)電層(例如，第一導(dǎo)電層或第三導(dǎo)電層)。另外，為了避免金屬電極材料的擴散，可以與之配合使用導(dǎo)電性擴散阻擋材料層。
[0029]此外，當在襯底中形成溝槽電容器時，電容器的最外一層(第一導(dǎo)電層或第三導(dǎo)電層)可以利用襯底中的摻雜區(qū)域來形成。這種情況下，該摻雜區(qū)域可以直接連接到晶體管的源/漏之一(也可以是摻雜區(qū))，并因此將電容組件連接到晶體管。
[0030]這里需要指出的是，盡管在此以ITlC配置為例來描述存儲單元，但是本公開不限于此。在此公開的電容組件可以應(yīng)用于任何需要大電容的場合，包括各種形式的基于電容器的存儲器件。
[0031]根據(jù)本公開的實施例，還提供了一種存儲器件，可以包括多個這種存儲單元。例如，存儲單元可以排列成二維陣列，各存儲單元的端子Tl可以連接到字線，端子T2可以連接到位線，且端子T3可以連接到公共電勢(例如，地電勢)。通過字線，可以選擇與該位線相對應(yīng)的一行存儲單元;通過位線，可以