向所選行中與該位線相對(duì)應(yīng)的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)或讀取數(shù)據(jù)。當(dāng)然，存儲(chǔ)器件還可以實(shí)現(xiàn)為各種其他配置。
[0032]圖2(a)_2(g)是示出了根據(jù)本公開(kāi)實(shí)施例的制造存儲(chǔ)單元的流程中部分階段的截面圖。
[0033]如圖2(a)所示，提供襯底1001。在此，以制作η型晶體管為例進(jìn)行描述，故而襯底1001可以是P型輕摻雜的硅晶片。但是，本公開(kāi)不限于此。襯底1001可以包括各種合適的襯底，例如絕緣體上半導(dǎo)體(SOI)襯底、化合物半導(dǎo)體如SiGe等。
[0034]在襯底1001中，如上所述，可以形成溝槽，以便在其中形成電容組件。
[0035]為此，可以如圖2(a)所示，可以在襯底1001上形成硬掩模層。在該示例中，硬掩模層包括氧化物(例如，氧化硅)層1003和氮化物(例如，氮化硅)層1005。例如，氧化物層1003的厚度為約5?20nm，氮化物層1005的厚度為約50?200nm。在硬掩模層上可以形成構(gòu)圖(例如，通過(guò)曝光、顯影進(jìn)行光刻)的光刻膠1007。在此，光刻膠1007被構(gòu)圖為具有與將要形成的溝槽相對(duì)應(yīng)的開(kāi)口。
[0036]然后，如圖2(b)所示，可以利用構(gòu)圖的光刻膠1007為掩模，對(duì)硬掩模層(1005、1003)進(jìn)行構(gòu)圖，如反應(yīng)離子刻蝕(RIE)，以將光刻膠1007的圖形轉(zhuǎn)移到硬掩模層(1005、1003)中。接著，可以硬掩模層(1005、1003)為掩模，對(duì)襯底1001進(jìn)行構(gòu)圖如RIE，以在其中形成溝槽R。隨后，將在該溝槽R中形成電容組件。在形成溝槽R之后，可以去除光刻膠1007。在此，可以先不去除硬掩模層，以便保護(hù)襯底1001的表面。
[0037]在該示例中，可以對(duì)襯底1001靠近溝槽R的側(cè)壁和底壁的部分進(jìn)行摻雜，以形成沿溝槽R的側(cè)壁和底壁延伸的摻雜區(qū)域(即，導(dǎo)電區(qū)域)，并由此構(gòu)成電容組件的一個(gè)極板(例如，上述第一導(dǎo)電層)。這種摻雜區(qū)域例如可以如下形成。具體地，如圖2(c)所示，可以在形成有溝槽R的襯底1001上(在此，硬掩模層有助于形成沿溝槽R的側(cè)壁和底壁延伸的摻雜區(qū)域)，可以形成(例如，通過(guò)淀積)摻雜劑源層1009。摻雜劑源層是指包含摻雜劑的材料層。例如，摻雜劑源層1009可以包括摻雜有η型摻雜劑如As或P的氧化物。摻雜劑源層1009的厚度可以不填滿溝槽R，因此其沿溝槽R的側(cè)壁和底壁延伸。優(yōu)選地，可以大致共形的方式來(lái)淀積摻雜劑源層1009。隨后，可以進(jìn)行退火，以將摻雜劑源層1009中的摻雜劑驅(qū)入襯底1001中。由于摻雜劑源層1009沿著溝槽R的側(cè)壁和底壁布置，從而沿著溝槽R的側(cè)壁和底壁形成η型慘雜區(qū)1011。之后，可以去除慘雜劑源層1009，如圖2(d)所不。
[0038]在此需要指出的是，可以各種合適的其他方式(例如，離子注入)來(lái)形成摻雜區(qū)。
[0039]接著，可以向溝槽R中填充各材料層，以形成電容組件的疊層配置。在本示例中，在如上所述形成作為第一導(dǎo)電層的η型摻雜區(qū)1011之后，可以向溝槽R中依次填充電介質(zhì)層、第二導(dǎo)電層、負(fù)電容材料層和第三導(dǎo)電層，來(lái)形成電容組件。
[0040]具體地，如圖2(e)所示，可以依次在溝槽R中形成高K電介質(zhì)層1013、導(dǎo)電性擴(kuò)散阻擋層1015、負(fù)電容材料層1017、導(dǎo)電性擴(kuò)散阻擋層1019和金屬電極材料層1021。例如，高K電介質(zhì)層1013可以包括HfO2,厚度為約I?10nm。此時(shí)，可以先在溝槽R的側(cè)壁和底壁上形成界面層(未示出)，例如氧化物層，厚度為約0.5?5nm，再在界面層上形成高K電介質(zhì)層1013。備選地，代替高K電介質(zhì)層1013，可以形成氧化物層，厚度例如為約2?I Onm。例如，導(dǎo)電性擴(kuò)散阻擋層1015可以包括TiN，厚度為約I?1nm;負(fù)電容材料層1017可以包括HfZrO2,厚度為約3?15nm;導(dǎo)電性擴(kuò)散阻擋層1019可以包括TiN，厚度為約2?1nm;金屬電極材料層1021可以包括W，其厚度可以填滿溝槽R。這種情況下，η型摻雜區(qū)1011(第一導(dǎo)電層)-高K電介質(zhì)層1013(電介質(zhì)層)-導(dǎo)電性擴(kuò)散阻擋層1015(第二導(dǎo)電層)可以構(gòu)成正電容器;導(dǎo)電性擴(kuò)散阻擋層1015(第二導(dǎo)電層)-負(fù)電容材料層1017-導(dǎo)電性擴(kuò)散阻擋層1019和金屬電極材料層1021(第三導(dǎo)電層)可以構(gòu)成負(fù)電容器。在此，第三導(dǎo)電層包括金屬電極材料層1021，這是為了更好地與后繼形成的接觸部(參見(jiàn)圖2(g)中的1035-3)形成低歐姆接觸;導(dǎo)電性擴(kuò)散阻擋層1019可以避免金屬電極材料層1021向負(fù)電容材料層1017中擴(kuò)散。例如，可以通過(guò)依次以大致共形的方式淀積高K電介質(zhì)層1013、導(dǎo)電性擴(kuò)散阻擋層1015、負(fù)電容材料層1017、導(dǎo)電性擴(kuò)散阻擋層1019，并淀積金屬電極材料層1021以填滿溝槽R，然后進(jìn)行平坦化處理例如化學(xué)機(jī)械拋光(CMP)(可以硬掩模層為停止點(diǎn))然后進(jìn)行回蝕，來(lái)向溝槽R中填充這些層。
[0041]在該示例中，先形成電介質(zhì)層1013，然后再形成負(fù)電容材料層1017。但是，本公開(kāi)不限于此。例如，可以先形成負(fù)電容材料層，然后再形成電介質(zhì)層。
[0042]在形成電容組件之后，可以去除硬掩模層，并在襯底1001上形成晶體管。本領(lǐng)域存在多種方式來(lái)形成各種形式的晶體管，如MOSFET，在此不再贅述。圖2(f)示出了一個(gè)晶體管的示例。如圖2(f)所示，該晶體管可以包括柵堆疊(包括柵介質(zhì)層1025、柵電極層1027)、繞柵堆疊形成的柵側(cè)墻1029以及源/漏區(qū)1031。此外，圖2(f)中還示出了淺溝槽隔離(STI)1023。在該示例中，晶體管是η型器件，其源/漏區(qū)1031是襯底1001中的η型摻雜區(qū)的形式。晶體管的源/漏區(qū)之一(在該示例中，圖2(f)中右側(cè)的源/漏區(qū))延伸到與η型摻雜區(qū)1011相接，從而實(shí)現(xiàn)晶體管與電容組件之間的連接。
[0043]還可以形成與其他部件的接觸部。例如，如圖2(g)所示，可以在如圖2(f)所示的形成有晶體管和電容組件的襯底上形成層間電介質(zhì)層1033(例如，氮化物)。在層間電介質(zhì)層1033中，與晶體管的柵極、源/漏區(qū)中另一個(gè)(未連接到電容組件的一個(gè))以及電容組件(具體地，金屬電極材料層1021)相對(duì)應(yīng)的位置處，例如通過(guò)刻蝕，形成接觸孔，并在接觸孔中填充導(dǎo)電材料層(例如，金屬接觸材料如W)來(lái)形成接觸部1035-1、1035-2和1035-3。當(dāng)然，也可以先在接觸孔的側(cè)壁和底壁上先形成(導(dǎo)電性)擴(kuò)散阻擋層，然后再填充金屬接觸材料層。接觸部1035-1、1035-2和1035-3可以分別對(duì)應(yīng)于圖1中的端子Tl、T2和T3。
[0044]圖3是示出了根據(jù)本公開(kāi)另一實(shí)施例的存儲(chǔ)單元的配置的截面圖。
[0045]圖3所示的存儲(chǔ)單元與圖2(g)中所示的存儲(chǔ)單元大體上相同，除了省略了作為第二導(dǎo)電層的導(dǎo)電性擴(kuò)散阻擋層1015之外。在該示例中，η型摻雜區(qū)1011(第一導(dǎo)電層)構(gòu)成電容組件的一個(gè)極板，導(dǎo)電性擴(kuò)散阻擋層1019和金屬電極材料層1021(第三導(dǎo)電層)構(gòu)成電容組件的另一個(gè)極板，且高K電介質(zhì)層1013(電介質(zhì)層)和負(fù)電容材料層1017的疊層構(gòu)成電容組件的電容介質(zhì)。同樣，高K電介質(zhì)層1013和負(fù)電容材料層1017的順序可以交換。
[0046]在以上實(shí)施例中，電容組件同晶體管一樣，形成在襯底上。但是，本公開(kāi)不限于此。例如，電容組件也可以形成于金屬化疊層中。
[0047]圖4(a)_4(d)是示出了根據(jù)本公開(kāi)另一實(shí)施例的制造存儲(chǔ)單元的流程中部分階段的截面圖。
[0048]如圖4(a)所示，可以在襯底2001上形成晶體管。本領(lǐng)域存在多種方式來(lái)形成各種形式的晶體管，如M0SFET，在此不再贅述。圖4(a)示出了一個(gè)晶體管的示例。如圖4(a)所示，該晶體管可以包括柵堆疊(包括柵介質(zhì)層2025、柵電極層2027)、繞柵堆疊形成的柵側(cè)墻2029以及源/漏區(qū)2031。此外，圖4(a)中還示出了淺溝槽隔離(STI)2023。
[0049]在形成有晶體管的襯底上可以形成層間電介質(zhì)層2033，且在層間電介