專利名稱:具有源極連接的場板的寬帶隙場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管，且特別涉及使用場板的場效應(yīng)晶體管。
背景技術(shù)：
本申請案聲明Wu等人在2004年5月13日提出的第60/571,342號美國專利臨時申請案的權(quán)益。
鋁鎵氮/鎵氮半導(dǎo)體材料制造方面的改良推動了鋁鎵氮/鎵氮晶體管的發(fā)展，例如用于高頻、高溫及高功率應(yīng)用的高電子遷移率晶體管(HEMT)。鋁鎵氮/鎵氮具有大帶隙、高峰值及飽和電子速度值[B.Gelmont，K.Kim andM.Shur，Monte Carlo Simulation of Electron Transport in GalliumNitride，J.Appl.Phys.74，(1993)，pp.1818-1821]。
電子俘獲及其所導(dǎo)致的DC與RF特征之間的差異已經(jīng)成為此類器件性能方面的限制性因素。氮化硅(SiN)鈍化已被成功地用于緩解該俘獲問題，從而產(chǎn)生了功率密度在10W/mm以上的10Ghz高性能器件。例如，在此將其內(nèi)文納入供作參考的第6,586,781號美國專利即揭露了一種用于減少以氮化鎵為主的晶體管內(nèi)的俘獲效應(yīng)的方法及結(jié)構(gòu)。然而，由于高電場存在于諸結(jié)構(gòu)中，因此電荷俘獲仍是個問題。
場板(FP)已被用于提高微波頻率段以氮化鎵為主體的HEMT的性能[請參閱S Kamalkar and U.K.Mishra，Very High Voltage AlGaN/GaN High ElectronMobility Transistors Using a Field Plate Deposited on a Stepped Insulator，SolidState Electronics45，(2001)，pp.1645-1662]。然而，諸方法牽涉到一種連接到晶體管的柵的場板，且該場板位于溝道的漏極側(cè)的頂部之上。此將導(dǎo)致一明顯的場板-漏極電容，且連接到柵的該場板會對該器件增添額外的柵-漏極電容(Cgd)。此舉不僅減低了增益，亦會因為輸入-輸出隔離較差而導(dǎo)致不穩(wěn)定性。

發(fā)明內(nèi)容本發(fā)明提供了一種改良的場效應(yīng)晶體管，它具有連接到源極的場板。根據(jù)本發(fā)明的場效應(yīng)晶體管的一個實施例包含一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，這種金屬半導(dǎo)體場效應(yīng)晶體管具有被置于襯底上的緩沖層以及被置于該緩沖層上的溝道層，其中該緩沖層被夾置于該溝道層與該襯底之間。源極也被包括進(jìn)來并且與溝道層電接觸，同時還有與該溝道層電接觸的漏極。在該源極與漏極之間還包括柵，同時該柵與該溝道層電接觸。在該柵與該漏極之間至少一部分溝道層上還有間隔層。場板形成于該間隔層上且與該溝道層、柵電隔離，其中該場板通過至少一個導(dǎo)電路徑電連接到該源極。
本發(fā)明的場效應(yīng)晶體管的另一實施例包括依次形成于襯底上的緩沖層和溝道層。源極、漏極和柵皆形成與溝道層電接觸，且該柵位于該源極與漏極之間。間隔層形成于該柵與漏極之間溝道層的至少一部分表面上，而場板單獨形成于該間隔層上且與柵、溝道層隔離。該間隔層通過至少一個導(dǎo)電路徑電連接到該源極，其中該場板減低了該晶體管內(nèi)的峰值工作電場。
本發(fā)明的晶體管的又一個實施例包括一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，這種金屬半導(dǎo)體場效應(yīng)晶體管具有依次形成于襯底上的緩沖層與溝道層。源極、漏極和柵皆形成電連接到該溝道層，且該柵位于該源極與漏極之間。場板從該柵的邊緣向該漏極延伸出一段距離Lf，同時該場板與該柵、有源層隔離。至少一個導(dǎo)電路徑將該場板電連接到該源極，該至少一個導(dǎo)電路徑覆蓋得比該柵與源極之間的全部最頂表面要少。
本發(fā)明的晶體管的再一個實施例包括具有溝道的有源區(qū)。源極、漏極和柵皆電連接到該溝道層，且該柵位于該有源區(qū)上的源極與漏極之間。間隔層位于該柵與漏極之間的有源區(qū)的至少一部分上。場板位于該間隔層上，且與有源區(qū)、柵隔離，該場板通過至少一個導(dǎo)電路徑電連接到該源極。該場板從該柵的邊緣向該漏極延伸出一距離Lf。
對于本領(lǐng)域的技術(shù)人員而言，參照附圖，可以從下面的詳細(xì)描述中清楚地看到本發(fā)明的上述及其他特性、優(yōu)點。
圖1是根據(jù)本發(fā)明的一MESFET實施例的平面圖；圖2是圖1內(nèi)的MESFET的截面圖；圖3是根據(jù)本發(fā)明的另一MESFET實施例的平面圖；及圖4是圖3內(nèi)的MESFET的截面圖；圖5是根據(jù)本發(fā)明的另一MESFET實施例的截面圖，其具有一伽瑪柵；及圖6是根據(jù)本發(fā)明的又一MESFET實施例的截面圖，其具有一凹陷形柵。
具體實施方式本發(fā)明的場板配置方式可用于許多不同的晶體管結(jié)構(gòu)。寬帶隙晶體管結(jié)構(gòu)大體上包括一有源區(qū)，其具有形成電力性接觸于該有源區(qū)的金屬源極與漏極，及一柵，其形成于該源極與漏極之間，以調(diào)制該有源區(qū)內(nèi)的電場。一間隔層形成于該有源區(qū)上方。該間隔層可包含一電介質(zhì)層，或多數(shù)個電介質(zhì)層的組合。一導(dǎo)電場板形成于該間隔層上，且自該柵的緣部朝向該漏極延伸一距離Lf。
該場板可以電連接到該源極。此場板配置方式可以減小該器件內(nèi)的峰值電場，造成增大的擊穿電壓及減少俘獲。電場減小亦可產(chǎn)生其他效益，例如減小漏電流及增進(jìn)可靠性。通過將場板電連接到該源極，由柵連接的場板所致的減小增益與不穩(wěn)定性即減少。當(dāng)根據(jù)本發(fā)明而配置時，一源極連接的場板的遮蔽效果可以減少Cgd，而增進(jìn)了輸入-輸出隔離。
可以使用本發(fā)明場板配置方式的其中一晶體管類型是一場效應(yīng)晶體管，且特別是一金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，其通常包括一緩沖層及一設(shè)于該緩沖層上的溝道層。一柵形成于該源極與漏極之間的該溝道層上。
根據(jù)本發(fā)明，一間隔層形成于該溝道層上且覆蓋該柵與漏極之間的至少一部分溝道層，以致使一場板可以形成于間隔層上且電隔離于該溝道層。在其他實施例中該間隔層亦可覆蓋該柵的全部或一部分，以致使場板可以疊覆于該柵同時仍電隔離于該柵與該溝道層。在一較佳實施例中，該間隔層覆蓋該柵以及該柵與該源極、漏極之間的阻擋層表面。該間隔層可包含一電介質(zhì)層，或多數(shù)個電介質(zhì)層的組合?？梢允褂貌煌慕殡娦圆牧希绲?、二氧化硅、硅、鍺、鎂氧化物(MgOx)、鎂氮化物(MgNx)、氧化鋅、硅氮化物(SiNx)、硅氧化物(SiOx)、其合金或?qū)恿?，或文后所述的外延生長材料。
一導(dǎo)電場板形成于該間隔層上且自該柵的緣部朝向該漏極延伸一測得距離Lf，而該場板與柵通常系在分離的沉積步驟作期間形成。該場板通常系通過以不同方式配置的導(dǎo)電路徑而電連接到該源極。
應(yīng)該了解的是當(dāng)一元件或?qū)颖环Q為″在上面″、″連接到″、″耦合于″或″接觸于″另一元件或?qū)訒r，其可直接在上面、連接到或耦合于、或接觸于另一元件或?qū)?，或是可設(shè)有中間元件或?qū)?。對比的下，?dāng)一元件或?qū)颖环Q為″直接在上面″、″直接連接到″、″直接耦合于″或″直接接觸于″另一元件或?qū)訒r，則無中間元件或?qū)哟嬖?。同樣地，?dāng)一第一元件或?qū)颖环Q為″電接觸于″或″電耦合于″一第二元件或?qū)訒r，則有一電力路徑可允許電流流動于該第一元件或?qū)优c該第二元件或?qū)又g。該電力路徑可包括電容器、耦合的電感器、及/或其他即使是在導(dǎo)電元件之間無直接接觸下仍允許電流流動的其他元件。
圖1、2揭示根據(jù)本發(fā)明的一MESFET10的實施例，其可由許多不同半導(dǎo)體材料系統(tǒng)構(gòu)成，且一較佳的MESFET10系以碳化硅為主。MESFET10包含一襯底12，其可由能支撐碳化硅生長的許多不同材料構(gòu)成。較佳的襯底材料為碳化硅，且在一些實施例中，襯底12可包含購自北卡州杜罕市Cree公司的半絕緣性4H-SiC。
MESFET10尚包含一形成于襯底12上的碳化硅緩沖層14且具有一形成于該緩沖層上的碳化硅溝道層16，而緩沖層14被夾置于溝道層16與襯底12之間。緩沖層與溝道層14、16皆可使用習(xí)知半導(dǎo)體生長技術(shù)而形成于襯底12上，例如金屬氧化物化學(xué)氣體沉積(MOCVD)、氫化物氣相外延(HVPE)或分子束外延(MBE)。
一成核層(圖中未示)可以包括在襯底12與緩沖層14之間，以減少二者之間的任意晶格錯配。該成核層可包含許多不同材料，亦可利用MOCVD、HVPE或MBE而形成于襯底12上。該成核層的形成可以取決于襯底12所用的材料。例如，將一成核層形成于不同襯底上的方法系揭述于第5,290,393及5,686,738號美國專利中，其內(nèi)文在此納入供作參考。將多個成核層形成于碳化硅襯底上的方法系揭述于第5,393,993、5,523,589及5,739,554號美國專利中，其內(nèi)文在此納入供作參考。
金屬源極與漏極18、20系形成接觸于溝道層16，且一柵22形成于源極與漏極18、20之間的溝道層16上。當(dāng)柵22被以適當(dāng)位準(zhǔn)偏壓時，電流即可通過溝道層16而流動于源極與漏極18、20之間。源極與漏極18、20可由不同材料構(gòu)成，其包括但是不限定的有鈦、鋁、金或鎳等的合金。鎳、金、鉑、鈦、鉻、鈦與鎢的合金、或硅化鉑。柵24可以具有許多不同長度，且一較佳的柵長度(Lg)為大約0.5微米。如圖1所示，柵22連接到且接觸于一柵接觸件24。
如圖2所示，一第一間隔層26形成于柵22上，以及柵22與源極、漏極18、20之間的溝道層16的表面上。然而，如上所述，間隔層26可以覆蓋較少的該溝道層與柵，只要備有一足夠的間隔層以將該場板隔離于該柵與溝道層即可。間隔層26可以包含許多上述的不同材料，無論是單獨或組合上，但是較佳為包含一層的上列其中一介電性材料，或多個不同層的介電性材料。間隔層26可為許多不同厚度，且適當(dāng)?shù)暮穸确秶诖蠹s0.05至2微米。該等器件之間的電隔離系利用在MESFET的有源區(qū)以外的突塊蝕刻或離子實施而達(dá)成。
當(dāng)間隔層26在該器件金屬化之前形成時，間隔層26可以包含一外延材料，例如具有不同III族元素的III族氮化物材料，例如鋁、鎵、或銦的合金，而適當(dāng)?shù)拈g隔層材料為AlxGa1-xN(0≤x≤1)。在溝道層16的外延生長后，間隔層26可以使用相同的外延生長方法生長。間隔層26隨后被蝕刻，以致使柵24、源極20及漏極22可以正確地形成接觸于緩沖層18與2DEG17。一場板可以隨后沉積于柵24與漏極20之間的該間隔層上。在該場板疊覆于該柵的諸實施例中，另一介電性材料的間隔層應(yīng)被包括在內(nèi)且至少一部分在該柵上方，以將該柵隔離于該場板。
一場板30形成于柵22與漏極20之間的間隔層26上，且場板30接近于柵22但是不疊覆于其上。柵22與該場板之間的一間隙(Lgf)不變，且應(yīng)該寬到足以隔離于場板30，同時小到足以將場板30提供的場效應(yīng)最大化。若Lgf太寬，場效應(yīng)即減小。在本發(fā)明的一實施例中，Lgf可為大約0.4微米或更小，盡管較大及較小之間隙亦可使用。
場板30可以自柵24的緣部延伸出不同的距離Lf，且一適當(dāng)?shù)木嚯x范圍在大約0.1至2微米。場板30可以包含許多不同的導(dǎo)電材料，且一適當(dāng)材料為一金屬、或多數(shù)個金屬的組合，其利用標(biāo)準(zhǔn)金屬化方法而沉積。在本發(fā)明的一些實施例中，場板30包含鈦/金或鎳/金。
場板30電連接到源極接觸件18且圖1揭示二種可以依本發(fā)明使用的連接結(jié)構(gòu)，盡管可以了解到其他連接結(jié)構(gòu)亦能使用。在該間隔層覆蓋該柵以及柵22與源極18之間的溝道層表面上的諸實施例中，導(dǎo)電總線32可以形成于間隔層26上，以利延伸于場板30與源極18之間。不同數(shù)量的總線32皆可使用，盡管總線數(shù)量越多則由總線所生的不必要電容會越多。該總線應(yīng)具有一足夠數(shù)量，使電流有效地分布于源極接觸件18與場板30之間，同時不致于覆蓋過多的MESFET有源區(qū)，總線32的一適當(dāng)數(shù)量為2。在一實施例中，導(dǎo)電路徑并未覆蓋該柵與源極之間的所有最頂層，而其較佳為間隔層26。
或者，間隔層26可以僅覆蓋該柵與源極之間的長條(圖中未示)內(nèi)的溝道層表面，且該長條具有一足以支撐導(dǎo)電總線32的寬度?？偩€32隨后從場板30延伸至將該溝道層覆蓋的該等間隔層上。
場板30亦可透過一導(dǎo)電路徑34而電連接到源極接觸件20，該路徑延伸于該MESFET10的有源區(qū)與間隔層26外且耦合到源極接觸件20。此配置方式可用于其他實施例中，但是特別適用于間隔層26未覆蓋柵22與源極18之間的溝道層16的實施例。如圖1所示，路徑34在柵24的相反側(cè)延伸到該MESFET的有源區(qū)外。在本發(fā)明的可替代實施例中，該導(dǎo)電路徑可在柵24側(cè)延伸于MESFET10的有源區(qū)外，或MESFET10可包括二或多條延伸于MESFET10的相同或不同側(cè)的導(dǎo)電路徑。
在場板30沉積及連接到源極接觸件20后，有源結(jié)構(gòu)可以由一介電性鈍化層(圖中未示)覆蓋，例如氮化硅。鈍化層可以利用已知生長方法形成。
圖3、4揭示根據(jù)本發(fā)明的一MESFET40的另一實施例，其具有許多相似于MESFET10者的元件。針對相似元件則使用相同參考編號，且該等元件即不做詳細(xì)說明，應(yīng)該了解的是上述元件的說明同樣適用于MESFET40。
MESFET40較佳系以碳化硅為主，且包含一碳化硅襯底12、碳化硅緩沖層14、碳化硅溝道層16、源極接觸件18、漏極接觸件20、柵22、柵接觸件24及間隔層26。MESFET40亦包含一場板42，其主要形成于柵22與漏極接觸件20之間的間隔層26上，但是亦疊覆一部分的柵22。對于圖1、2中的MESFET10，其Lgf小，因而在制造期間會出現(xiàn)一些困難。通過將場板42疊覆于柵22，HEMT40可以不必符合Lgf的公差而制成。然而，場板42的疊覆段會引起額外不必要的電容。在決定是否使用一場板30或42時，使用場板42的制造方便性必需與圖1、2中的場板30所提供的減小電容達(dá)成平衡。MESFET40亦包含總線44或一導(dǎo)電路徑34，以將場板42電連接到源極接觸件18。
根據(jù)本發(fā)明的源極連接場板配置方式可以使用在上述者以外的許多不同MESFETs。例如，圖5揭示根據(jù)本發(fā)明的一MESFET50的另一實施例，其具有許多相似于MESFET10、40者的元件，包括一襯底12、緩沖層14、溝道層16、源極18、及漏極20。然而，MESFET80具有一伽瑪(Γ)形狀的柵52，其特別適用于高頻率操作。柵長度(Lg)為在決定器件速度時的其中一重要器件尺寸，且較高頻率的器件則其柵長度較短。較短的柵長度可導(dǎo)致高電阻，此對于高頻率操作有負(fù)面沖擊。T-柵被普遍用在高頻率操作，但是我們難以達(dá)成場板與T-柵的良好耦合。
伽瑪柵52提供用于低柵電阻，且容許做柵涵蓋范圍的控制性界定。一間隔層54被包括在內(nèi)，其覆蓋伽瑪柵52以及伽瑪柵52與源極、漏極18、20之間的阻擋層16表面。一間隙保留在伽瑪柵52的水平部分與間隔層54的頂部之間，以及柵52與源極之間。MESFET50亦包括一設(shè)于間隔層54上的場板56，間隔層則疊覆于伽瑪柵52，且場板56較佳為設(shè)于無水平懸伸段的伽瑪柵52一側(cè)上。此配置方式可供場板56與其下方諸有源層之間有緊密配置及有效耦合。在其他伽瑪柵實施例中，場板可與場板56同樣地配置，但是疊覆于柵，柵緣部與場板之間可以有一間隙，如圖2中所示之間隙Lgf。
場板56可用許多不同方式電連接到源極18。由于柵52的水平段的下表面與間隔層54之間之間隙，故其難以直接在場板56與源極18之間提供一導(dǎo)電路徑。取代的是，一導(dǎo)電路徑可被包括在場板56與源極18之間，其延伸于MESFET50的有源區(qū)外。另者，伽瑪柵52可由間隔層54完全覆蓋，且將該柵水平段下方之間隙填充。導(dǎo)電路徑隨后直接從場板56延伸至間隔層54上方的源極。有源結(jié)構(gòu)接著可由一介電性鈍化層(圖中未示)覆蓋。
圖6揭示根據(jù)本發(fā)明的又一MESFET60，其亦可配置一源極連接的場板。MESFET60亦具有許多相似于圖1-4所示MESFET10、40者的元件，包括一襯底12、緩沖層14、溝道層16、源極18、及漏極20。然而，柵62系在溝道層16內(nèi)凹陷，且由一間隔層64覆蓋。在其他實施例中，該柵的底表面可以僅為局部凹陷，或者該柵的不同部分可以在溝道層16內(nèi)凹陷至不同深度。一場板66系配置于間隔層64上且電連接到源極18，及該有源結(jié)構(gòu)可由一介電性鈍化層(圖中未示)覆蓋。如同上述MESFET60者，場板66可經(jīng)配置以致使柵緣部與場板之間有一間隙Lgf。
上述實施例提供寬帶隙的晶體管，特別是MESFET，且其在微波與毫米波頻率時有改善的功率。MESFET同時可因為較高的輸入-輸出隔離而展現(xiàn)高增益、高功率、及較穩(wěn)定的操作。該結(jié)構(gòu)可以針對高壓低頻的應(yīng)用而延伸至較大尺寸。
盡管本發(fā)明已參考其特定的較佳構(gòu)形詳細(xì)說明于前，其他版本仍是可行的。該場板配置方式可用于許多不同器件中。該場板亦可具有許多不同形狀，及以許多不同方式連接到該源極接觸件。本發(fā)明的精神及范疇不應(yīng)被局限于上述的本發(fā)明較佳版本內(nèi)。
權(quán)利要求
1.一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，它包含緩沖層，它位于襯底上；溝道層，它位于所述緩沖層上，且所述緩沖層被夾置于所述溝道層和所述襯底之間；源極，它與所述溝道層電接觸；漏極，它也與所述溝道層電接觸；柵，其與所述源極和所述漏極之間的所述溝道層電接觸；間隔層，它位于所述柵與所述漏極之間的所述溝道層的至少一部分之上；以及場板，它單獨位于所述間隔層上且與所述溝道層和柵相隔離，所述場板通過至少一個導(dǎo)電路徑電連接到所述源極。
2.如權(quán)利要求
1所述的MESFET，其特征在于，所述至少一個導(dǎo)電路徑覆蓋得比所述柵和所述源極之間全部的最頂表面要少。
3.如權(quán)利要求
1所述的MESFET，其特征在于，在所述間隔層上，所述場板自所述柵的邊緣朝著所述漏極延伸出一段距離Lf。
4.如權(quán)利要求
1所述的MESFET，其特征在于，所述間隔層至少局部性覆蓋所述柵，而所述場板至少局部性疊覆所述柵且在所述間隔層上自所述柵的邊緣朝著所述漏極延伸出一段距離Lf。
5.如權(quán)利要求
1所述的MESFET，其特征在于，所述至少一個導(dǎo)電路徑鋪設(shè)在所述場板與源極之間，每一個所述路徑延伸到所述間隔層外且使所述場板電連接到所述源極。
6.如權(quán)利要求
1所述的MESFET，其特征在于，所述間隔層進(jìn)一步形成于所述柵與所述源極之間的所述溝道層的表面上。
7.如權(quán)利要求
6所述的MESFET，其特征在于，所述至少一個導(dǎo)電路徑鋪設(shè)在所述間隔層上的所述場板與源極之間，且使所述場板電連接到所述源極。
8.如權(quán)利要求
1所述的MESFET，其特征在于，所述緩沖層與所述溝道層以碳化硅為主。
9.如權(quán)利要求
1所述的MESFET，其特征在于，所述間隔層包括介電性材料、或多層介電性材料。
10.如權(quán)利要求
1所述的MESFET，其特征在于，所述柵呈伽瑪形。
11.如權(quán)利要求
1所述的MESFET，其特征在于，所述柵至少部分地被放入所述阻擋層內(nèi)的凹處。
12.一種場效應(yīng)晶體管，它包含緩沖層與溝道層，它們依次形成于襯底上；源極、漏極和柵，它們皆形成與所述溝道層電接觸，且所述柵位于所述源極與漏極之間；間隔層，它形成于所述柵與所述漏極之間的所述溝道層的至少一部分表面上；以及場板，它形成于所述間隔層上且與所述溝道層和柵相隔離，并且通過至少一個導(dǎo)電路徑電連接到所述源極，其中所述場板減小了所述晶體管內(nèi)的峰值工作電場。
13.如權(quán)利要求
12所述的晶體管，其特征在于，所述峰值工作電場的減小使所述晶體管的擊穿電壓有所增大。
14.如權(quán)利要求
12所述的晶體管，其特征在于，所述峰值工作電場的減小使所述晶體管內(nèi)的俘獲現(xiàn)象有所減少。
15.如權(quán)利要求
12所述的晶體管，其特征在于，所述峰值工作電場的減小使所述晶體管內(nèi)的漏電流有所減小。
16.如權(quán)利要求
12所述的晶體管，其特征在于，所述間隔層覆蓋至少局部性覆蓋所述柵且在所述柵與漏極之間的溝道層的至少一部分表面上延伸，所述場板至少局部性疊覆所述柵且在所述間隔層上朝著所述漏極延伸。
17.如權(quán)利要求
12所述的晶體管，其特征在于，所述至少一個導(dǎo)電路徑鋪設(shè)在所述場板與源極之間，每一個所述路徑延伸到所述間隔層外且使所述場板電連接到所述源極。
18.如權(quán)利要求
12所述的晶體管，其特征在于，所述間隔層進(jìn)一步形成于所述柵與所述源極之間的所述有源半導(dǎo)體層的表面上。
19.如權(quán)利要求
18所述的晶體管，其特征在于，所述至少一個導(dǎo)電路徑鋪設(shè)在所述間隔層上方的所述場板與源極之間，以便使所述場板電連接到所述源極。
20.如權(quán)利要求
12所述的晶體管，其特征在于，所述間隔層包括介電性材料、或多層介電性材料。
21.一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，它包含緩沖層與溝道層，它們依次形成于襯底上；源極、漏極和柵，它們皆形成與所述溝道層電接觸，且所述柵位于所述源極與漏極之間；場板，它自所述柵的邊緣朝著所述漏極延伸出一段距離Lf，所述場板與所述柵和有源層相隔離；以及至少一個導(dǎo)電路徑，它將所述場板電連接到所述源極，所述至少一個導(dǎo)電路徑覆蓋得比所述柵與源極之間全部的最頂表面要少。
22.如權(quán)利要求
21所述的MESFET，還包括位于所述場板與所述柵及有源層之間的間隔層，以提供所述場板隔離。
23.如權(quán)利要求
21所述的MESFET，其特征在于，所述場板減小了所述HEMT內(nèi)的峰值工作電場。
24.如權(quán)利要求
23所述的MESFET，其特征在于，所述峰值工作電場的減小使所述MESFET的擊穿電壓有所增大。
25.如權(quán)利要求
23所述的MESFET，其特征在于，所述峰值工作電場的減小使所述MESFET內(nèi)的俘獲現(xiàn)象有所減少。
26.如權(quán)利要求
23所述的MESFET，其特征在于，所述峰值工作電場的減小使所述晶體管內(nèi)的漏電流有所減小。
27.一種晶體管，它包含有源區(qū)，它具有溝道；源極、漏極的柵，它們皆與所述有源區(qū)電接觸且所述柵位于所述有源區(qū)上的所述源極與漏極之間；間隔層，它位于所述柵與漏極之間的所述有源區(qū)的至少一部分上；以及場板，它位于所述間隔層上且與所述有源區(qū)和柵相隔離，所述場板通過至少一個導(dǎo)電路徑電連接到所述源極，所述場板在所述間隔層上自所述柵的邊緣朝著所述漏極延伸出一段距離Lf。
28.如權(quán)利要求
27所述的晶體管，其特征在于，將所述場板電連接到所述源極的所述至少一個導(dǎo)電路徑覆蓋得比所述柵與源極之間全部的最頂表面要少。
29.如權(quán)利要求
27所述的晶體管，還包括位于所述場板與所述柵及有源區(qū)之間的間隔層，以提供所述場板隔離。
專利摘要
一種場效應(yīng)晶體管包含依次形成于襯底上的緩沖層與溝道層。源極(18)、漏極(20)、及柵(22)皆形成電接觸于該溝道層，且該柵位于該源極與漏極的之間。間隔層(26)形成于該柵與漏極之間的溝道層的至少一部分表面上，并且場板(30)形成于該間隔層上且隔離于該柵與溝道層。該場板(30)間隔層通過至少一個導(dǎo)電路徑電連接到該源極，其中該場板減小該MESFET內(nèi)的峰值工作電場。
文檔編號H01L29/40GK1998089SQ20058001486
公開日2007年7月11日 申請日期2005年4月21日
發(fā)明者吳益逢, P·帕里克, U·米史拉, M·摩爾 申請人:美商克立股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan