專利名稱：電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于電子裝置，且特別有關(guān)于包含具有可變存儲器數(shù)量的印刷電路板 (printed circuit board，以下簡稱PCB)的電子裝置。
背景技術(shù)：
由于PCB技術(shù)的不斷前進(jìn)，由其制造的電子裝置可更快速操作以及可被更密集 地設(shè)計(jì)，然而對于電子裝置，電磁干擾(electromagnetic interference,以下簡稱EMI) 問題日益增多。舉例而言，在電子裝置中，當(dāng)存儲器被其控制器存取時，在存儲器及其控 制器之間的信號路徑(signal path)上，具有高數(shù)據(jù)速率(data rate)的存儲器可誘發(fā) (induce)反射效應(yīng)(reflection effect) 0因此，通常使用具有片內(nèi)終端電阻器(on-die termination，以下簡稱為0DT)的存儲器的1/0引腳(pin)或設(shè)置在信號路徑上的阻尼電 阻(damping resistor)來降低反射效應(yīng)，其中信號路徑位于控制器及不具有ODT的存儲器 的引腳之間。如今，一個電子裝置上會實(shí)施多于一個存儲器，以便為復(fù)雜應(yīng)用提供較大數(shù)據(jù)儲 存區(qū)域。為簡化PCB設(shè)計(jì)以及降低產(chǎn)品復(fù)雜性，制造商可使用用于不同電子裝置的通用 PCB，例如用于提供基本功能的僅具有一個存儲器的低端(low-end)產(chǎn)品或用在提供復(fù)雜 及先進(jìn)功能的具有多個存儲器的高端(high-end)產(chǎn)品。然而，并非存儲器內(nèi)的所有1/0引 腳均具有用于減少反射效應(yīng)的ODT設(shè)計(jì)。因此，并聯(lián)或串聯(lián)終端(series termination)被 用在通用PCB上不具有ODT的1/0引腳的信號路徑上。并聯(lián)終端(Parallel termination) 意為在通用PCB上，終端裝置(termination device)與不具有ODT的1/0引腳中的一個的 信號路徑以并聯(lián)的方式耦接。串聯(lián)終端意為在通用PCB上，終端裝置與不具有ODT的1/0 引腳中的一個的信號路徑以串聯(lián)的方式耦接。一般而言，串聯(lián)終端因其低成本而成為最普 遍的設(shè)計(jì)。然而，若具有通用PCB的電子裝置中僅需要一個存儲器，而上述通用PCB是被設(shè) 計(jì)用于實(shí)施多個存儲器，由于天線效應(yīng)(antenna effeet)，通用PCB上被設(shè)計(jì)來耦接其他 存儲器的浮動走線(floating trace)可導(dǎo)致反射。因此，需要設(shè)計(jì)一種PCB來減少實(shí)施可變數(shù)量存儲器時產(chǎn)生的信號反射。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明特提供以下技術(shù)方案本發(fā)明實(shí)施例提供一種電子裝置，包含印刷電路板、第一手指、第二手指、控制器、 第一組件和第二組件。印刷電路板具有第一信號路徑及第二信號路徑；第一手指設(shè)置在第 一信號路徑上；第二手指設(shè)置在第二信號路徑上；控制器設(shè)置在印刷電路板上，經(jīng)由第一 手指耦接于第一存儲器，并經(jīng)由第二手指耦接于第二存儲器，用于分別通過第一及第二信 號路徑存取第一及第二存儲器，其中第一及第二信號路徑共享共用區(qū)段，共用區(qū)段位于控 制器及印刷電路板上的分支通孔之間；第一組件設(shè)置在第一信號路徑上，且其位于第一手 指及分支通孔之間，其中第一信號路徑內(nèi)，第一組件與分支通孔之間的距離小于或等于第一組件與第一手指之間的距離；第二組件設(shè)置在第二信號路徑上，且其位于第二手指及分 支通孔之間，其中第二信號路徑內(nèi)，第二組件與分支通孔之間的距離小于或等于第二組件 與第二手指之間的距離。本發(fā)明實(shí)施例另提供一種電子裝置，包含印刷電路板、多個手指、控制器和多個組 件。印刷電路板具有多個信號路徑，包含第一信號路徑、第二信號路徑、第三信號路徑及第 四信號路徑；多個手指，包含第一手指，設(shè)置在第一信號路徑上；第二手指，設(shè)置在第二信 號路徑上；第三手指，設(shè)置在第三信號路徑上；第四手指，設(shè)置在第四信號路徑上；控制器 設(shè)置在印刷電路板上，經(jīng)由第一手指耦接于第一存儲器，經(jīng)由第二手指耦接于第二存儲器， 經(jīng)由第三手指耦接于第三存儲器，以及經(jīng)由第四手指耦接于第四存儲器，用于分別通過第 一、第二、第三及第四信號路徑存取第一、第二、第三及第四存儲器，其中第一、第二、第三及 第四信號路徑共享第一共用區(qū)段，第一共用區(qū)段位于控制器及印刷電路板上的第一分支通 孔之間，第一及第二信號路徑共享第二共用區(qū)段，第二共用區(qū)段位于印刷電路板上的第一 分支通孔及第二分支通孔之間，第三及第四信號路徑共享第三共用區(qū)段，第三共用區(qū)段位 于印刷電路板上的第一分支通孔及第三分支通孔之間；多個組件包含第一組件，位于印刷 電路板上，設(shè)置在第二共用區(qū)段上，其中第一及第二信號路徑的第二共用區(qū)段內(nèi)，第一組件 與第一分支通孔之間的距離小于或等于第一組件與該二分支通孔之間的距離；第二組件位 于印刷電路板上，設(shè)置在第三共用區(qū)段上，其中第三及第四信號路徑的第三共用區(qū)段內(nèi)，第 二組件與第一分支通孔之間的距離小于或等于第二組件與第三分支通孔之間的距離；第三 組件，位于印刷電路板上，設(shè)置在第一手指與第二分支通孔之間的第一信號路徑的區(qū)段上， 其中第一信號路徑內(nèi)，第三組件與第二分支通孔之間的距離小于或等于第三組件與第一手 指之間的距離；第四組件，位于印刷電路板上，設(shè)置在第二手指與第二分支通孔之間的第二 信號路徑的區(qū)段上，其中第二信號路徑內(nèi)，第四組件與第二分支通孔之間的距離小于或等 于第四組件與第二手指之間的距離；第五組件位于印刷電路板上，設(shè)置在第三手指與第三 分支通孔之間的第三信號路徑的區(qū)段上，其中第三信號路徑內(nèi)，第五組件與第三分支通孔 之間的距離小于或等于第五組件與第三手指之間的距離；第六組件位于印刷電路板上，設(shè) 置在第四手指與第三分支通孔之間的第四信號路徑的區(qū)段上，其中第四信號路徑內(nèi)，第六 組件與第三分支通孔之間的距離小于或等于第六組件與第四手指之間的距離。本發(fā)明實(shí)施例另提供一種電子裝置，包含印刷電路板、控制器、第一存儲器和第一 組件。印刷電路板包含襯底，具有表面，以及多個手指，位于襯底的表面上；第一走線，位于 襯底的表面上，其中第一走線設(shè)置在多個手指的第一手指與襯底的分支導(dǎo)孔之間；第二走 線，位于襯底的該表面上，其中第二走線設(shè)置在多個手指的第二手指與襯底的分支導(dǎo)孔之 間；第三走線，位于襯底的表面上，其中第一、第二及第三走線電性相交于襯底的分支導(dǎo)孔； 控制器位于印刷電路板上，具有引腳，通過印刷電路板的第一手指，引腳電耦接于印刷電路 板的第一走線；第一存儲器位于印刷電路板上，具有引腳，通過印刷電路板的第二手指，引 腳電耦接于印刷電路板的第二走線；第一組件位于襯底的表面上，將第二走線分為第一次 走線及第二次走線，其中第一次走線位于第一組件與分支導(dǎo)孔之間，第二次走線位于第一 組件與第二手指之間，并且第一次走線短于或等于第二次走線，其中第三走線的長度大致 等于第二走線的第一次走線的長度。以上所述的電子裝置可減少實(shí)施可變數(shù)量存儲器時產(chǎn)生的信號反射。


圖1是依據(jù)本發(fā)明實(shí)施例的電子裝置示意圖。圖2是依據(jù)本發(fā)明實(shí)施例的電子裝置內(nèi)的PCB示意圖。圖3是依據(jù)本發(fā)明另一實(shí)施例的電子裝置內(nèi)的PCB示意圖。圖4是由圖3的電子裝置的控制器存取存儲器的信號眼圖。圖5是依據(jù)本發(fā)明另一實(shí)施例的電子裝置示意圖。圖6是依據(jù)本發(fā)明另一實(shí)施例的電子裝置示意圖。圖7是依據(jù)本發(fā)明另一實(shí)施例的電子裝置示意圖。
具體實(shí)施例方式在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中的 技術(shù)人員應(yīng)可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本說明書及權(quán)利要求 書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的基 準(zhǔn)。在通篇說明書及權(quán)利要求書當(dāng)中所提及的「包含」是開放式的用語，故應(yīng)解釋成「包含 但不限定于」。另外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中 描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它 裝置或連接手段間接地電氣連接至第二裝置。圖1是依據(jù)本發(fā)明實(shí)施例的電子裝置100的示意圖，其中電子裝置100具有可提 供兩個存儲器的PCB 140。在電子裝置100中，I/O區(qū)塊110代表控制器(圖未示)的引 腳，用于分別通過I/O區(qū)塊120及130提供特定信號(例如地址、數(shù)據(jù)、芯片選擇以及寫使能 (write enable)信號等等)至第一存儲器及第二存儲器(圖未示)，其中I/O區(qū)塊120代 表對應(yīng)于所述特定信號的第一存儲器的一個引腳，I/O區(qū)塊130則代表對應(yīng)于所述特定信 號的第二存儲器的一個引腳。此外，I/O區(qū)塊110、120及130的內(nèi)部等效阻抗(equivalent impedance)分別標(biāo)示為阻抗Zl、Z2及^3。除內(nèi)部等效阻抗之外，在圖1及后續(xù)附圖中，I/ 0區(qū)塊中還包含緩存(buffer)。此外，在圖1及后續(xù)附圖中，PCB上均包含多個組件，舉例 而言，電阻器。在本實(shí)施例中，控制器及第一、第二存儲器是設(shè)置在PCB 140上的三個獨(dú)立 芯片?？刂破鞯腎/O區(qū)塊110通過信號路徑Sl為第一存儲器的I/O區(qū)塊120提供特定信 號，其中信號路徑Sl包含傳輸線(transmission line) TL0、傳輸線TL3、電阻器Rl與傳輸 線TL1。同時，控制器的I/O區(qū)塊110通過信號路徑S2為第二存儲器的I/O區(qū)塊130提供 特定信號，其中信號路徑S2包含傳輸線TL0、傳輸線TL4、電阻器R2與傳輸線TL2。因此，信 號路徑Sl與信號路徑S2中所負(fù)載的信號是相同的，亦即上述特定信號。具體地，控制器分 別通過信號路徑Sl與S2存取第一和第二存儲器。此外，信號路徑Sl與S2共享位于I/O區(qū) 塊110及PCB 140上的分支通孔Pl之間的共用區(qū)段(common segment)，亦即傳輸線TL0。如圖1中所示，電阻器Rl設(shè)置在I/O區(qū)塊120與分支通孔Pl之間，并且靠近分支 通孔P1，亦即，信號路徑Sl內(nèi)，傳輸線TL3短于或等于傳輸線TL1。類似地，電阻器R2設(shè) 置在I/O區(qū)塊130與分支通孔Pl之間，并且靠近分支通孔Pl，亦即，信號路徑S2內(nèi)，傳輸 線TL4短于或等于傳輸線TL2。若I/O區(qū)塊120和130代表不具有ODT的第一及第二存儲 器的引腳，例如雙倍數(shù)據(jù)速率(double data rate，以下簡稱為DDR)同步動態(tài)隨機(jī)存儲器(Synchronous Dynamic Random Access Memory，以下簡稱為 SDRAM)的所有引腳,第 2代DDR SDRAM(DDR2SDRAM)和第3代DDR SDRAM(DDR3SDRAM)的地址/指令/控制引腳等等，電阻 器Rl和R2皆為阻尼電阻，其電阻均大于或等于特定電阻值，例如Rl ^ 10歐姆和R2 ^ 10 歐姆。反之，若I/O區(qū)塊120和130代表具有ODT的第一及第二存儲器的引腳，例如第3代 圖形DDR同步圖形RAM(⑶DR3 SGRAM)的數(shù)據(jù)/地址引腳等，電阻器Rl和R2皆為連接電阻 (connecting resistor)，其電阻均小于或等于特定電阻值，例如Rl ( 10歐姆和R2 ( 10 歐姆。在圖1中，為使信號路徑Sl和S2實(shí)現(xiàn)阻抗匹配(impedance match)，電阻器Rl和 R2的電阻是相同的。此外，通過調(diào)整控制器的驅(qū)動強(qiáng)度(driving strength)，對電阻器Rl 和R2的電阻無特殊要求。舉例而言，當(dāng)將電阻器Rl和R2作為阻尼電阻實(shí)施時，對于電阻 器Rl和R2的電阻并無偏好(preference)，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，阻尼電阻Rl 和R2的電阻可為0歐姆。類似地，當(dāng)將電阻器Rl和R2作為連接電阻實(shí)施時，對于電阻器 Rl和R2的電阻并無偏好，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，連接電阻Rl和R2的電阻可為 較大電阻(例如47歐姆)。圖2是依據(jù)本發(fā)明實(shí)施例的電子裝置200內(nèi)的PCB 240的示意圖，其中兩個存儲 器220和230被實(shí)施于電子裝置200內(nèi)。PCB 240包含具有表面的襯底(substrate)(圖 未示)。在本實(shí)施例中，手指(finger) 250a-250c、走線(trace)和分支通孔270 被設(shè)置在PCB 240的襯底的表面上?？刂破?10的引腳212被焊接在PCB 240的手指250a 上，存儲器220的引腳222被焊接在PCB 240的手指250b上，而存儲器230的引腳232被 焊接在PCB 240的手指250c上。此外，兩個電阻器Rl和R2也被焊接在PCB 240上用于存 儲器220和230。在本實(shí)施例中，為描述簡潔，僅闡明在控制器210及存儲器220和230之 間傳送一個信號的情況。此外，控制器210及存儲器220和230可以任意形式封裝，例如四 方扁平封裝(quad flat package，簡稱為QFP)、球柵陣列(ball grid array，簡稱為BGA) 等等。如上所述，控制器210通過信號路徑Sl存取存儲器220，其中信號路徑S 1包含走 線260a、分支通孔270、走線^0b、電阻器Rl和走線260d，并且控制器210通過信號路徑S2 存取存儲器230，其中信號路徑S2包含走線260a、分支通孔270、走線260c、電阻器R2和走 線260e。走線260a、260b和260c在PCB 240的分支通孔270內(nèi)電性相交。在一個實(shí)施例 中，當(dāng)走線260a、^Ob和^Oc被設(shè)置在PCB 240的襯底上不同層數(shù)時，分支通孔270可以 是PCB 240的分支導(dǎo)孔(branch via)。如圖2所示，走線^Oa是信號路徑Sl和S2的共用區(qū)段，而電阻器Rl和R2被分 別設(shè)置在信號路徑Sl或S2上非共用區(qū)段的另外區(qū)段上。電阻器Rl的信號路徑Sl內(nèi)，走 線^Ob短于或等于走線260d，而在電阻器R2的信號路徑S2內(nèi)，走線^Oc短于或等于走線 ^0e。若存儲器220和230的引腳222和232不具有0DT，電阻器Rl和R2是阻尼電阻，用 于在控制器210將信號傳送至存儲器220和230時，抑制來自于存儲器220和230的引腳 222和232的信號反射。反之，若存儲器220和230的引腳222和232具有0DT，由于無信 號反射或僅有少量的信號反射來自于存儲器220和230的引腳222和232，電阻器Rl和R2 是具有低電阻的連接電阻，以將走線260b電性連接至走線^Od以及將走線^Oc電性連接 至走線^K)e。在一個實(shí)施例中，若電阻器Rl和R2是連接組件，由于通常一個電子裝置中 要求至少一個存儲器，電阻器Rl可以改為PCB 240上的走線，從而減少零件(制造)費(fèi)用。 應(yīng)注意，信號路徑Sl和S2之間的阻抗匹配是必需的。因此，當(dāng)電阻器Rl改為PCB 240上的走線時，電阻器R2也要改為短路(short-circuit)裝置，例如0歐姆電阻器。圖3是依據(jù)本發(fā)明另一實(shí)施例的電子裝置300內(nèi)的PCB 240的示意圖，其中僅有 一個存儲器220被實(shí)施于電子裝置300內(nèi)。請一并參考圖2和圖3，制造商可使用通用PCB 240用于各種電子裝置，例如電子裝置200和300，其中電子裝置200可稱為高端產(chǎn)品，而電 子裝置300可稱為低端產(chǎn)品。與圖2中的電子裝置200相比，圖3中，存儲器230和電阻器 R2未被焊接至電子裝置300的PCB 240上。請參考圖3，走線^Oa通過分支通孔270分叉， 而走線^Ob和^Oc為走線^Oa的分支。由于存儲器230和電阻器R2未被焊接至電子裝 置300的PCB 240上，當(dāng)控制器210通過信號路徑S 1存取存儲器220時，走線^Oc可作 為信號路徑Sl的浮動短線(floating stub)。因?yàn)樽呔€^Oc足夠短，并且其靠近分支通 孔270，當(dāng)控制器210通過信號路徑Sl存取存儲器220時，將降低由天線效應(yīng)產(chǎn)生的信號反 射。圖4是由圖3的電子裝置300的控制器210存取存儲器220的信號眼圖(eye diagram)。與傳統(tǒng)設(shè)計(jì)相比，本實(shí)施例中可以得到寬的眼白開口(eye opening) TO和小的 信號偏斜(signal skew)TS0圖5是依據(jù)本發(fā)明另一實(shí)施例的電子裝置500的示意圖，其中電子裝置500具有 可提供兩個存儲器的PCB 510。與圖1的電子裝置100相比，電子裝置500更包含電阻器 R3，被設(shè)置在信號路徑S 1和S2的共用區(qū)段上，亦即，圖1中的傳輸線TLO被分成圖5中的 兩條傳輸線TLOa和TLOb。圖5中，I/O區(qū)塊120和130代表不具有ODT的第一和第二存儲 器的引腳。因此，電阻器R3是阻尼電阻，其電阻大于或等于特定電阻值，而電阻器Rl和R2 是連接電阻，其電阻均小于或等于特定電阻值，例如Rl ( 10歐姆，R2 ( 10歐姆和R3 ^ 10 歐姆。類似地，電阻器Rl和R2被設(shè)置為靠近分支通孔Pl，亦即信號路徑S 1內(nèi)，傳輸線TL3 短于或等于傳輸線TL1，信號路徑S2內(nèi)，傳輸線TL4短于或等于傳輸線TL2。在本實(shí)施例 中，R3被設(shè)置在I/O區(qū)塊110和分支通孔Pl之間的任意位置上，亦即傳輸線TLOa可短于、 等于或長于傳輸線TLOb。在一個實(shí)施例中，因?yàn)殡娮杵鱎l和R2是連接組件，電阻器Rl可 改為PCB 510上的走線，并且電阻器R2可改為短路裝置，從而獲得信號路徑Sl和S2之間 的阻抗匹配并降低制造費(fèi)用。此外，通過調(diào)整控制器的驅(qū)動強(qiáng)度，對電阻器Rl、R2和R3的 電阻無特殊要求。舉例而言，當(dāng)將電阻器R3作為阻尼電阻實(shí)施時，對于電阻器R3的電阻并 無偏好，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，阻尼電阻R3的電阻可為0歐姆。圖6是依據(jù)本發(fā)明另一實(shí)施例的電子裝置600的示意圖，其中電子裝置600具有 最多可提供四個存儲器的PCB 610。在電子裝置600中，I/O區(qū)塊660代表控制器(圖未 示)的一個引腳，用于分別通過I/O區(qū)塊620、630、640及650提供特定信號(例如地址、數(shù) 據(jù)、芯片選擇以及寫使能信號等等)至四個存儲器(圖未示)。I/O區(qū)塊620代表對應(yīng)于所 述特定信號的第一存儲器的引腳，I/O區(qū)塊630代表對應(yīng)于所述特定信號的第二存儲器的 引腳，I/O區(qū)塊640代表對應(yīng)于所述特定信號的第三存儲器的引腳，I/O區(qū)塊650代表對應(yīng) 于所述特定信號的第四存儲器的引腳。此外，I/O區(qū)塊660、620、630、640及650的內(nèi)部等 效阻抗被分別標(biāo)示為阻抗Zl、Z2、Z3、Z4及Z5。在本實(shí)施例中，控制器及四個存儲器是設(shè) 置在PCB 610上的獨(dú)立芯片?？刂破鞯腎/O區(qū)塊660通過信號路徑Sl為第一存儲器的I/ 0區(qū)塊620提供特定信號，其中信號路徑Sl包含傳輸線TLO、傳輸線TL3、電阻器Rl、傳輸線 TL1、傳輸線TL9、電阻器R4、傳輸線TL5?？刂破鞯腎/O區(qū)塊660通過信號路徑S2為第二存儲器的I/O區(qū)塊630提供特定信號，其中信號路徑S2包含傳輸線TL0、傳輸線TL3、電阻器 R1、傳輸線TL1、傳輸線TL10、電阻器R5、傳輸線TL6?？刂破鞯腎/O區(qū)塊660通過信號路徑 S3為第三存儲器的I/O區(qū)塊640提供特定信號，其中信號路徑S3包含傳輸線TL0、傳輸線 TL4、電阻器R2、傳輸線TL2、傳輸線TLl 1、電阻器R6、傳輸線TL7?？刂破鞯腎/O區(qū)塊660通 過信號路徑S4為第四存儲器的I/O區(qū)塊650提供特定信號，其中信號路徑S4包含傳輸線 TL0、傳輸線TL4、電阻器R2、傳輸線TL2、傳輸線TL12、電阻器R7、傳輸線TL8。因此，信號路徑Si、S2、S3和S4中所負(fù)載的信號是相同的。此外，信號路徑Si、 S2、S3和S4共享位于I/O區(qū)塊660及PCB 610上的分支通孔Pl之間的共用區(qū)段，亦即傳 輸線TL0。除了傳輸線TLO之外，信號路徑Sl和S2在PCB610上的分支通孔Pl和分支通孔 P2之間共享有另一共用區(qū)段，亦即傳輸線TL3、電阻器Rl和傳輸線TLl。除了傳輸線TLO之 外，信號路徑S3和S4在PCB 610上的分支通孔Pl和分支通孔P3之間共享有另一共用區(qū) 段，亦即傳輸線TL4、電阻器R2和傳輸線TL2。此外，電阻器Rl和R2被設(shè)置為靠近分支通 孔Pl，亦即信號路徑Sl和S2內(nèi)，傳輸線TL3短于或等于傳輸線TLl，信號路徑S3和S4內(nèi)， 傳輸線TL4短于或等于傳輸線TL2。電阻器R4和R5被設(shè)置為靠近分支通孔P2，亦即信號 路徑Sl內(nèi)，傳輸線TL9短于或等于傳輸線TL5，信號路徑S2內(nèi)，傳輸線TLlO短于或等于傳 輸線TL6。類似地，電阻器R6和R7被設(shè)置為靠近分支通孔P3，亦即信號路徑S3內(nèi)，傳輸線 TLll短于或等于傳輸線TL7，信號路徑S4內(nèi)，傳輸線TL12短于或等于傳輸線TL8。在一個實(shí)施例中，若I/O區(qū)塊620、630、640及650代表不具有ODT的存儲器的引 腳，圖6中所示的電阻器中的每一個皆為具有大于或等于特定電阻值的阻尼電阻。在另一 實(shí)施例中，當(dāng)I/O區(qū)塊620、630、640及650代表不具有ODT的存儲器的引腳時，電阻器Rl 和R2是具有小于或等于特定電阻值的連接電阻，電阻器R4、R5、R6和R7是具有大于或等于 特定電阻值的阻尼電阻。在另一實(shí)施例中，若I/O區(qū)塊620、630、640及650代表具有ODT 的存儲器的引腳，圖6中所示的電阻器中的每一個皆為具有小于或等于特定電阻值的連接 電阻。此外，通過調(diào)整控制器的驅(qū)動強(qiáng)度，對圖6中所示的電阻器的電阻無特殊要求。舉例 而言，當(dāng)將電阻器Rl、R2、R4、R5、R6和R7作為阻尼電阻實(shí)施時，對于所述多個電阻器的電 阻并無偏好，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，阻尼電阻Rl、R2、R4、R5、R6和R7的電阻可 為0歐姆。類似地，當(dāng)將電阻器RU R2、R4、R5、R6和R7作為連接電阻實(shí)施時，對于所述多 個電阻器的電阻并無偏好，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，連接電阻R1、R2、R4、R5、R6和 R7的電阻可為較大電阻(例如47歐姆)。在圖6中，最少一個存儲器，最多四個存儲器可被實(shí)施在電子裝置600中。若一 個存儲器被選取并被焊接至PCB 610，位于信號路徑內(nèi)的相關(guān)電阻器也需要被焊接至PCB 610，以確?？刂破骱捅贿x中的存儲器之間的信號可經(jīng)由信號路徑傳送到相對應(yīng)的存儲器。 舉例而言，若僅有第一存儲器實(shí)施在電子裝置600內(nèi)，電阻器Rl和R4必須被焊接至PCB 610。換句話說，第二、第三和第四存儲器連同設(shè)置在對應(yīng)于這些存儲器的信號路徑內(nèi)的電 阻器從圖6中的PCB 610上移除。類似地，若第一和第二存儲器被選中并被焊接至PCB 610， 位于信號路徑Sl和S2內(nèi)的電阻器Rl、R4和R5必須被焊接至PCB 610。若第一和第三存 儲器被選中并被焊接至PCB 610，位于信號路徑Sl和S3內(nèi)的電阻器Rl、R2、R4和R6必須 被焊接至PCB 610。圖7是依據(jù)本發(fā)明另一實(shí)施例的電子裝置700的示意圖，其中電子裝置700具有
10可提供四個存儲器的PCB 710。與圖6的電子裝置600相比，電子裝置700更包含電阻器 R3，被設(shè)置在信號路徑Si、S2、S3和S4的共用區(qū)段上，亦即，圖6中的傳輸線TLO被分成圖 7中的傳輸線TLOa和TLOb。圖7中，I/O區(qū)塊620、630、640和650代表不具有ODT的第一、 第二、第三和第四存儲器的引腳。因此，電阻器R3是阻尼電阻，其電阻大于或等于特定電阻 值，而電阻器Rl、R2、R4和R7是連接電阻，其電阻均小于或等于特定電阻值。在本實(shí)施例 中，R3被設(shè)置在I/O區(qū)塊660和分支通孔Pl之間的任意位置上，亦即傳輸線TLOa可短于、 等于或長于傳輸線TLOb。在一個實(shí)施例中，由于除電阻器R3外的電阻器均為連接組件，電 阻器Rl和R4可改為PCB 710上的走線，并且電阻器R2和R5-R7可改為短路裝置，從而獲 得信號路徑S1、S2、S3和S4之間的阻抗匹配并降低制造費(fèi)用。此外，當(dāng)將電阻器R3作為阻 尼電阻實(shí)施時，對于電阻器R3的電阻并無偏好，通過適當(dāng)調(diào)整控制器的驅(qū)動強(qiáng)度，阻尼電 阻R3的電阻可為0歐姆。 以上所述僅為本發(fā)明的較佳實(shí)施例，本領(lǐng)域相關(guān)的技術(shù)人員依據(jù)本發(fā)明的精神所 做的等效變化與修改，都應(yīng)當(dāng)涵蓋在權(quán)利要求書內(nèi)。
權(quán)利要求
1.一種電子裝置，包含印刷電路板，具有第一信號路徑及第二信號路徑； 第一手指，設(shè)置在該第一信號路徑上； 第二手指，設(shè)置在該第二信號路徑上；控制器，設(shè)置在該印刷電路板上，經(jīng)由該第一手指耦接于第一存儲器，并經(jīng)由該第二 手指耦接于第二存儲器，用于分別通過該第一及該第二信號路徑存取該第一及該第二存儲 器，其中該第一及該第二信號路徑共享共用區(qū)段，該共用區(qū)段位于該控制器及該印刷電路 板上的分支通孔之間；第一組件，設(shè)置在該第一信號路徑上，且該第一組件位于該第一手指及該分支通孔之 間，其中該第一信號路徑內(nèi)，該第一組件與該分支通孔之間的距離小于或等于該第一組件 與該第一手指之間的距離；以及第二組件，設(shè)置在該第二信號路徑上，且該第二組件位于該第二手指及該分支通孔之 間，其中該第二信號路徑內(nèi)，該第二組件與該分支通孔之間的距離小于或等于該第二組件 與該第二手指之間的距離。
2.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于，當(dāng)該第一及該第二存儲器中的一個 未焊接至該印刷電路板時，對應(yīng)于未耦接至該控制器的存儲器的信號路徑上的組件被移 除。
3.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于，當(dāng)僅有該第一存儲器及該第二存儲 器中的一個被焊接至該印刷電路板并耦接至對應(yīng)手指時，設(shè)置在對應(yīng)于被焊接的存儲器的 信號路徑上的組件是走線。
4.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于，當(dāng)分別電耦接于該第一及該第二手 指的該第一及該第二存儲器的引腳中的每一個皆為不具有片內(nèi)終端電阻器的引腳時，該第 一及該第二組件是阻尼裝置，以及當(dāng)分別電耦接于該第一及該第二手指的該第一及該第二 存儲器的引腳的每一個皆為具有片內(nèi)終端電阻器的引腳時，該第一及該第二組件是連接裝 置。
5.根據(jù)權(quán)利要求1所述的電子裝置，更包含阻尼裝置，設(shè)置在該第一及該第二信號路徑的該共用區(qū)段上； 其中該第一及該第二組件是連接裝置，并且分別電耦接于該第一及該第二手指的該第 一及該第二存儲器的引腳中的每一個皆為不具有片內(nèi)終端電阻器的引腳。
6.一種電子裝置，包含印刷電路板，具有多個信號路徑，包含第一信號路徑、第二信號路徑、第三信號路徑及 第四信號路徑；多個手指，包含第一手指，設(shè)置在該第一信號路徑上； 第二手指，設(shè)置在該第二信號路徑上； 第三手指，設(shè)置在該第三信號路徑上； 第四手指，設(shè)置在該第四信號路徑上；控制器，設(shè)置在該印刷電路板上，經(jīng)由該第一手指耦接于第一存儲器，經(jīng)由該第二手指 耦接于第二存儲器，經(jīng)由該第三手指耦接于第三存儲器，以及經(jīng)由該第四手指耦接于第四存儲器，用于分別通過該第一、第二、第三及第四信號路徑存取該第一、第二、第三及第四存 儲器，其中該第一、第二、第三及第四信號路徑共享第一共用區(qū)段，該第一共用區(qū)段位于該 控制器及該印刷電路板上的第一分支通孔之間，該第一及該第二信號路徑共享第二共用區(qū) 段，該第二共用區(qū)段位于該印刷電路板上的該第一分支通孔及第二分支通孔之間，該第三 及該第四信號路徑共享第三共用區(qū)段，該第三共用區(qū)段位于該印刷電路板上的該第一分支 通孔及第三分支通孔之間；以及多個組件，包含第一組件，位于該印刷電路板上，設(shè)置在該第二共用區(qū)段上，其中該第一及該第二信號 路徑的該第二共用區(qū)段內(nèi)，該第一組件與該第一分支通孔之間的距離小于或等于該第一組 件與該第二分支通孔之間的距離；第二組件，位于該印刷電路板上，設(shè)置在該第三共用區(qū)段上，其中該第三及該第四信號 路徑的該第三共用區(qū)段內(nèi)，該第二組件與該第一分支通孔之間的距離小于或等于該第二組 件與該第三分支通孔之間的距離；第三組件，位于該印刷電路板上，設(shè)置在該第一手指與該第二分支通孔之間的該第一 信號路徑的區(qū)段上，其中該第一信號路徑內(nèi)，該第三組件與該第二分支通孔之間的距離小 于或等于該第三組件與該第一手指之間的距離；第四組件，位于該印刷電路板上，設(shè)置在該第二手指與該第二分支通孔之間的該第二 信號路徑的區(qū)段上，其中該第二信號路徑內(nèi)，該第四組件與該第二分支通孔之間的距離小 于或等于該第四組件與該第二手指之間的距離；第五組件，位于該印刷電路板上，設(shè)置在該第三手指與該第三分支通孔之間的該第三 信號路徑的區(qū)段上，其中該第三信號路徑內(nèi)，該第五組件與該第三分支通孔之間的距離小 于或等于該第五組件與該第三手指之間的距離；以及第六組件，位于該印刷電路板上，設(shè)置在該第四手指與該第三分支通孔之間的該第四 信號路徑的區(qū)段上，其中該第四信號路徑內(nèi)，該第六組件與該第三分支通孔之間的距離小 于或等于該第六組件與該第四手指之間的距離。
7.根據(jù)權(quán)利要求6所述的電子裝置，其特征在于，當(dāng)該第二、第三及第四存儲器未焊接 至該印刷電路板時，該第二、第四、第五及第六組件被移除。
8.根據(jù)權(quán)利要求6所述的電子裝置，其特征在于，當(dāng)該第三及該第四存儲器未焊接至 該印刷電路板時，設(shè)置在該第三及該第四信號路徑內(nèi)的組件被移除。
9.根據(jù)權(quán)利要求6所述的電子裝置，其特征在于，當(dāng)電耦接于該多個信號路徑的多個 存儲器的引腳中的每一個皆為不具有片內(nèi)終端電阻器的引腳時，該多個組件是阻尼裝置。
10.根據(jù)權(quán)利要求6所述的電子裝置，其特征在于，當(dāng)電耦接于該多個信號路徑的多個 存儲器的引腳中的每一個皆為不具有片內(nèi)終端電阻器的引腳時，該第一及該第二組件是連 接裝置，而該第三、第四、第五及第六組件則是阻尼裝置。
11.根據(jù)權(quán)利要求6所述的電子裝置，其特征在于，當(dāng)電耦接于該多個信號路徑的多個 存儲器的引腳中的每一個皆為具有片內(nèi)終端電阻器的引腳時，該多個組件是連接裝置。
12.根據(jù)權(quán)利要求6所述的電子裝置，更包含阻尼裝置，位于該印刷電路板上，設(shè)置在該第一、第二、第三及第四信號路徑的該第一 共用區(qū)段上，其中該多個組件是連接裝置，并且電耦接于該多個信號路徑的多個存儲器的引腳中的 每一個皆為不具有片內(nèi)終端電阻器的引腳。
13.一種電子裝置，包含 印刷電路板，包含襯底，具有表面；多個手指，位于該襯底的該表面上；第一走線，位于該襯底的該表面上，其中該第一走線設(shè)置在該多個手指的第一手指與 該襯底的分支導(dǎo)孔之間；第二走線，位于該襯底的該表面上，其中該第二走線設(shè)置在該多個手指的第二手指與 該襯底的該分支導(dǎo)孔之間；以及第三走線，位于該襯底的該表面上，其中該第一、第二及第三走線電性相交于該襯底的 該分支導(dǎo)孔；控制器，位于該印刷電路板上，具有引腳，通過該印刷電路板的該第一手指，該引腳電 耦接于該印刷電路板的該第一走線；第一存儲器，位于該印刷電路板上，具有引腳，通過該印刷電路板的該第二手指，該引 腳電耦接于該印刷電路板的該第二走線；第一組件，位于該襯底的該表面上，將該第二走線分為第一次走線及第二次走線，其中 該第一次走線位于該第一組件與該分支導(dǎo)孔之間，該第二次走線位于該第一組件與該第二 手指之間，并且該第一次走線短于或等于該第二次走線，其中該第三走線的長度大致等于該第二走線的該第一次走線的長度。
14.根據(jù)權(quán)利要求13所述的電子裝置，更包含第二存儲器，位于該印刷電路板上，具有引腳，通過該多個手指的第三手指，該引腳電 耦接于該襯底的該表面上的第四走線；以及第二組件，位于該襯底的該表面上，其中該第二組件設(shè)置在該第三與該第四走線之間， 以便該第三走線通過該第二組件電耦接于該第四走線， 其中該第三走線短于或等于該第四走線。
15.根據(jù)權(quán)利要求14所述的電子裝置，其特征在于，當(dāng)該第一及該第二存儲器的引腳 中的每一個皆為不具有片內(nèi)終端電阻器的引腳時，該第一及該第二組件是阻尼裝置。
16.根據(jù)權(quán)利要求14所述的電子裝置，其特征在于，當(dāng)該第一及該第二存儲器的引腳 中的每一個皆為具有片內(nèi)終端電阻器的引腳時，該第一及該第二組件是連接裝置。
17.根據(jù)權(quán)利要求16所述的電子裝置，其特征在于，該第一組件是該印刷電路板的該 第二走線的區(qū)段，并且該第二組件是電阻為零的短路裝置。
18.根據(jù)權(quán)利要求14所述的電子裝置，更包含阻尼裝置，位于該襯底的該表面上，其中通過該阻尼裝置，該第一走線被分為第三次走 線及第四次走線，其中該第一及該第二組件是連接裝置，并且該第一及該第二存儲器的引腳中的每一個 皆為不具有片內(nèi)終端電阻器的引腳。
19.根據(jù)權(quán)利要求18所述的電子裝置，其特征在于，該第一組件是該印刷電路板的該 第二走線的區(qū)段，并且該第二組件是電阻為零的短路裝置。
全文摘要
本發(fā)明提供一種電子裝置。所述電子裝置包含印刷電路板、第一手指、第二手指、控制器、第一組件和第二組件。印刷電路板具有第一信號路徑及第二信號路徑；第一手指設(shè)置在第一信號路徑上；第二手指設(shè)置在第二信號路徑上；控制器設(shè)置在印刷電路板上，分別通過第一及第二信號路徑存取第一及第二存儲器，其中第一及第二信號路徑共享共用區(qū)段；第一組件設(shè)置在第一信號路徑上，位于第一手指及分支通孔之間；第二組件設(shè)置在第二信號路徑上，位于第二手指及分支通孔之間。上述電子裝置可減少實(shí)施可變數(shù)量存儲器時產(chǎn)生的信號反射。
文檔編號H05K1/02GK102131338SQ201010224928
公開日2011年7月20日 申請日期2010年7月13日 優(yōu)先權(quán)日2010年1月15日
發(fā)明者陳南璋 申請人:聯(lián)發(fā)科技股份有限公司