專利名稱：具有嵌入元件的多層電路板和制造方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及電路板，且尤其涉及具有嵌入元件的多層電路板和其制備。

背景技術(shù)：
精細間距球柵陣列(BGA)、芯片尺寸封裝(CSP)和其它的演變技術(shù)形態(tài)因數(shù)的越來越廣泛的應(yīng)用意味著必須采用新的制造技術(shù)來生產(chǎn)印刷電路板(PCB)和用于在其上配置元件的架構(gòu)。另外，與正在進展的更小、更密、更輕和更快的系統(tǒng)相關(guān)聯(lián)地，用于降低成本的努力也隨之帶來諸多問題。
由于集成度繼續(xù)壓縮著用于在電子設(shè)備中安裝有源元件所需要的空間，所以附帶無源元件的布線密度和安裝密度成為愈發(fā)突出的問題。與有源電路元件相比，在芯片元件格式中電容器和電阻器實際上能夠占據(jù)更多的空間，因此為電路設(shè)計帶來更大的難度。許多這些無源元件在集成電路輸入和輸出中被用作噪聲防護和接地分流器。理想地，它們應(yīng)盡可能地靠近實際IC引線連接而定位。因為許多IC現(xiàn)在封裝成球柵陣列形式，所以不可能將芯片元件直接定位在其要連接的引腳附近。
已提出的一種方案是將無源元件集成到集成電路上的硅中。因為集成到硅中并不是非常實用的，所以設(shè)計者已設(shè)法將該無源元件集成到襯底中。通常地，最具有成本效率的襯底是有機印刷電路板。在這類結(jié)構(gòu)中集成電容器存在著尺寸方面的顯著問題。使用標(biāo)準(zhǔn)有機層狀結(jié)構(gòu)，適用的空間和分層僅能允許集成少量很小容量的電容器。
這里應(yīng)用兩種方法來集成電阻器。電阻箔層(Ohmega-ply)和真空淀積電阻器法，每個方法均存在成本和基礎(chǔ)結(jié)構(gòu)的限制。聚合物厚膜電阻是非常不可靠和易變的，在獲得緊密容差的同時帶來問題。
由于需要在嵌入元件的導(dǎo)電端子之上去除電介質(zhì)材料層和/或?qū)щ妼?，從而提供用于嵌入元件?dǎo)電端子的外部連接，因此用于制備具有嵌入元件的多層板的一些技術(shù)包括額外不必要的步驟。因此，需要用于在例如多層板的電路板上集成元件的可靠方法和組件，該組件適合于目前以至將來的電路板的布線密度和安裝密度，此外能夠避免不必要的工藝步驟或結(jié)構(gòu)。


發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例提供一種將元件集成到PCB中的方法，所述元件例如是分立電阻器、電感器和電容器元件或其它合適的元件。一方面中，實施例能夠使用在Z軸組件中以新穎方式配置的現(xiàn)有表面安裝芯片元件。通過在基本垂直的方向上在襯底內(nèi)部掩埋分立元件，本技術(shù)能夠使得旁路器件的實質(zhì)Z軸組件穿過襯底。本方法有利于非常整潔的自屏蔽設(shè)計，但本發(fā)明并非意在僅限定于這種布置。所述Z軸方向和所列出的元件僅僅認為是示范性的結(jié)構(gòu)且并不意在限制本發(fā)明的范圍。
通常來說，根據(jù)本發(fā)明的實施例包括在多層電路板上的掩埋通孔中的一個元件或多個元件，并且電路板的封裝包括應(yīng)用的介質(zhì)層的內(nèi)部的元件。
在根據(jù)本發(fā)明實施例的第一方面中，在多層襯底組件中形成嵌入元件的方法包括以下步驟在多個預(yù)處理襯底之中的各個預(yù)處理襯底的頂和底表面之間提供已處理粘合劑層，使得每個個預(yù)處理襯底包括至少一個孔。該方法還包括以下步驟在孔中布置嵌入元件，在至少嵌入元件和孔的周壁之間形成縫隙，其中該嵌入元件包括至少一導(dǎo)電終端，以及彼此相向地偏壓該多個預(yù)處理襯底，使得該已處理粘合劑層填充所述嵌入元件和該孔的周壁之間的縫隙以形成具有橫截多個預(yù)處理襯底的嵌入元件的襯底組件。通過在襯底組件的相對側(cè)壓縮壓制薄膜材料能夠偏壓該預(yù)處理襯底，使得受壓下的該壓制薄膜填充所述嵌入元件導(dǎo)電表面和至少一各預(yù)處理襯底的頂平面之間的空隙。該方法還包括選擇性地去除預(yù)處理襯底上的至少一部分導(dǎo)電層的步驟。需要注意的是，至少嵌入元件和孔的周壁之間的縫隙還能包括至少一空隙，該空隙對應(yīng)于從位于導(dǎo)電層和孔的周壁之間的導(dǎo)電層選擇性地去除導(dǎo)電層后留下的容積，并且所述偏壓步驟還促使所述已處理粘合劑層填充該空隙。該方法還包括電鍍該襯底組件，以給嵌入元件的至少一個導(dǎo)電終端提供導(dǎo)電鍍層的步驟。需要注意的是，該導(dǎo)電鍍層能夠在嵌入元件的至少一個導(dǎo)電終端之上直接對準(zhǔn)。該方法還包括以下步驟在襯底組件中鉆通孔，以及電鍍包括所述通孔的襯底組件，以對嵌入元件的至少一個導(dǎo)電終端以及對該襯底組件的導(dǎo)電表面提供導(dǎo)電鍍層。該方法還包括選擇性地去除部分導(dǎo)電鍍層的步驟。
施加在多層襯底組件的已處理粘合劑層包括位于多個預(yù)處理襯底中的至少一個中間預(yù)處理襯底之上的環(huán)氧樹脂涂層、熱固性有機材料層、PTFE層、熱成型有機材料層、玻璃纖維加強預(yù)浸漬層和熱塑性介質(zhì)層中的至少一種。當(dāng)然，在這里也可以考慮使用用于電路板的其它材料。在真空層壓壓制中能夠固化該襯底組件，使得粘合劑從該粘合劑層流入到嵌入元件周邊的孔中并且停止于與多個預(yù)處理襯底中的至少兩個預(yù)處理襯底的核心電介質(zhì)板的各外表面相對應(yīng)的相對平面。需要注意的是，該嵌入元件可以在孔中以垂直方向布置，所述孔具有在襯底組件頂部和底部外表面之中暴露的至少一個導(dǎo)電端子。在一個實施例中，該嵌入元件能夠通過使用貼片機將該嵌入元件施放到孔中從而布置在該孔中，并且該方法還包括檢查孔中是否有嵌入元件的步驟。需要注意的是，一旦該嵌入元件集成在該襯底組件中，其將保持鎖定于適當(dāng)位置并在孔內(nèi)對準(zhǔn)。
在根據(jù)本發(fā)明實施例的第二方面中，在多個襯底核心中的孔中具有至少一個嵌入元件的多層襯底組件包括彼此堆疊的多個預(yù)處理襯底。每個預(yù)處理襯底具有核心電介質(zhì)，在核心電介質(zhì)的相對側(cè)上的構(gòu)圖導(dǎo)電表面，和在多個預(yù)處理襯底中的至少兩個鄰近堆疊的預(yù)處理襯底的每個中的至少一個孔，使得至少兩個孔在彼此的頂部基本對準(zhǔn)以形成單個孔。該組件還包括在多個預(yù)處理襯底中的每個預(yù)處理的頂部和底部表面之間的已處理粘合劑層，以及置于單個孔中的具有至少一個導(dǎo)電終端的嵌入元件，其中在至少所述嵌入元件和所述單個孔的周壁之間形成有縫隙。需要注意的是，該已處理粘合劑層填充嵌入元件和單個孔的周壁之間形成的縫隙，以形成具有橫截多個預(yù)處理襯底的嵌入元件的多層襯底組件。該多層襯底組件還包括直接布置在嵌入元件的(多個中的)至少一個導(dǎo)電終端之上的導(dǎo)電鍍層。該導(dǎo)電鍍層還可以布置在通孔的內(nèi)部，該穿通通孔形成該多個預(yù)處理襯底的至少兩個導(dǎo)電表面之間的互連。還可以使用例如蝕刻或鉆孔的許多現(xiàn)有技術(shù)來選擇性地去除該導(dǎo)電鍍層。該構(gòu)圖導(dǎo)電表面由銅組成，并且該已處理粘合劑層由選自包括環(huán)氧樹脂、環(huán)氧化物、熱固性有機材料、PTFE、熱成型有機材料、液體電介質(zhì)、玻璃纖維加強預(yù)浸漬體、熱塑性電介質(zhì)和膏狀電介質(zhì)的組中的材料形成。還需要注意的是，該嵌入元件是選自包括電容器、電阻器、電感器或其任意組合物的組中選擇。
在本發(fā)明的第三方面中，具有至少一個嵌入元件的多層襯底組件包括已處理粘合劑層、彼此堆疊的多個預(yù)處理襯底，每個預(yù)處理襯底通過該已處理粘合劑層與另一個隔開。每個預(yù)處理襯底在每個預(yù)處理襯底電介質(zhì)核心的頂部表面具有構(gòu)圖頂部導(dǎo)電層，在其底部表面上具有構(gòu)圖底部導(dǎo)電層。該組件還包括每個預(yù)處理襯底內(nèi)部和所述已處理粘合劑層內(nèi)部的孔，使得堆疊和對準(zhǔn)多個預(yù)處理襯底和已處理粘合劑層后形成單個基本對準(zhǔn)的孔；以及在單個基本對準(zhǔn)的孔中布置的、具有至少兩個導(dǎo)電終端的嵌入元件，在至少嵌入元件和單個孔的周壁之間形成有縫隙。當(dāng)彼此相向地壓縮所述多個預(yù)處理襯底時，布置該已處理粘合劑層以填充在該嵌入元件和單個基本對準(zhǔn)的孔的周壁之間形成的縫隙，以形成多層襯底組件。



圖1是在根據(jù)本發(fā)明實施例的核心電介質(zhì)板的相對側(cè)上的具有導(dǎo)電層的預(yù)處理襯底的側(cè)切圖。
圖2是根據(jù)本發(fā)明實施例的還包括至少一個孔的圖1的預(yù)處理襯底的側(cè)切圖。
圖3是根據(jù)本發(fā)明實施例的、還具有用在多層襯底組件中的可選擇性地去除的導(dǎo)電層(構(gòu)圖導(dǎo)電層)部分的圖2的預(yù)處理襯底的側(cè)切圖。
圖4是根據(jù)本發(fā)明實施例的多個堆疊和對準(zhǔn)的預(yù)處理襯底的側(cè)切圖。
圖5是根據(jù)本發(fā)明實施例的圖4的襯底組件部分的切面圖，其還包括嵌入元件。
圖6是根據(jù)本發(fā)明實施例的圖5襯底組件部分的切面圖，該襯底組件部分示出于在具有壓制薄膜材料的工藝裝置內(nèi)并示出于在將壓力施加在多個預(yù)處理襯底的頂部和底部表面之前。
圖7是根據(jù)本發(fā)明實施例將壓力施加之后的圖6襯底組件部分的切面圖。
圖8是根據(jù)本發(fā)明實施例從工藝裝置中移出的、且還具有至少一個鉆通的通孔的圖7襯底組件部分的切面圖。
圖9是圖8襯底組件部分的切面圖，進一步示出了根據(jù)本發(fā)明實施例的電鍍步驟。
圖10是圖9襯底組件部分的切面圖，進一步示出了根據(jù)本發(fā)明實施例的被施加于預(yù)處理襯底的電鍍和/或?qū)щ妼拥奈g刻(或構(gòu)圖)步驟。
圖11是說明根據(jù)本發(fā)明實施例的多層襯底組件中形成嵌入元件方法的流程圖。

具體實施例方式 通常來說，根據(jù)本發(fā)明的實施例可以以不同的方法將元件集成到多層板中。在各個實施例中，襯底組件和其制造方法利用了制造高密度互連(HDI)結(jié)構(gòu)和印刷電路板的最通用方法。在詳細描述制造過程之前，對圖1-4中示出的結(jié)構(gòu)中的元件的簡要描述將有利于說明所述制備方法。
圖1中說明的預(yù)處理襯底或板10包括在各電介質(zhì)核心14的頂部和底部表面上具有導(dǎo)電層或噴鍍金屬12和16的電介質(zhì)核心14。如圖2所示，預(yù)處理襯底20還包括形成在預(yù)處理襯底20中的多個孔18。該孔是鉆孔或以其它任意方式制造的孔。在隨后的步驟中預(yù)處理板30具有去除了導(dǎo)電層12和16的部分13。預(yù)處理板30(圖3中)表示了在多層襯底組件中使用的預(yù)處理板。然而需要注意的是，預(yù)處理板的生產(chǎn)方法不限于這里描述的方法，因為預(yù)處理板30的等同構(gòu)造能夠以很多方法構(gòu)成。
圖4中示出了在具有管腳對準(zhǔn)系統(tǒng)的加工裝置中的襯底組件40部分的側(cè)切圖，其包括第一或底部載體42、壓制薄膜材料44和管腳46，這用于在彼此頂部堆疊和對準(zhǔn)多個預(yù)處理襯底30。在至少一對鄰近堆疊的預(yù)處理襯底(30)之間中是粘合劑層48，例如已處理預(yù)浸漬電介質(zhì)。該粘合劑層48通過相應(yīng)于預(yù)處理襯底30中的孔18的孔來進行加工。一旦堆疊和對準(zhǔn)，每個預(yù)處理襯底30的孔18和粘合劑中的孔能夠形成單個對準(zhǔn)孔19。第一或底部載體42和第二或頂部載體62(如圖6所示)作為層壓(lamination)工藝中的壓制將在下面進行討論。
應(yīng)該理解的是，本發(fā)明的意圖中，預(yù)處理襯底30還可以是在至少一側(cè)上具有導(dǎo)電層和在核心電介質(zhì)板14的兩側(cè)或在其僅一側(cè)上具有或沒有任何導(dǎo)電鍍層的裸襯底。
參考圖5的多層襯底組件50，元件或多個元件52可以配置在單個對準(zhǔn)孔或多個孔19的內(nèi)部，同時該組件保持在該加工裝置中。雖然示出的是Z軸方向的單個元件，應(yīng)該理解的是也可以將多個元件置于孔19中并能夠使用其它方向，只要該元件的導(dǎo)電表面保持暴露，參考圖6-9的描述將會變得更顯而易見。
在圖6中，圖5的多層襯底組件現(xiàn)在還包括具有壓制薄膜64的第二或頂部載體62。該壓制薄膜44和64由諸如可壓縮特氟隆(Teflon)的可壓縮材料制成。需要注意的是，通過在孔19中布置該嵌入元件52，至少在嵌入元件52和孔19的周壁之間形成縫隙(gap)67。需要注意的是，至少該嵌入元件和該孔的周壁之間的縫隙67還包括至少一空隙(void)或另一個縫隙66，其對應(yīng)于從導(dǎo)電層(12和/或16)和孔19的周壁之間存在的導(dǎo)電層(13)中選擇性地去除導(dǎo)電層后所留的容積(volume)。同時需注意的是，壓制薄膜44和64產(chǎn)生了空隙65和69，其位于嵌入元件52的導(dǎo)電表面53和至少一個預(yù)處理襯底的頂部面(或底部面)之間。因此，如圖7所示，當(dāng)使用已知的工業(yè)標(biāo)準(zhǔn)層壓工藝彼此相向的偏壓或壓縮頂部載體62和底部載體42時，該壓縮使得壓制薄膜44和64填充該空隙65和69。在層壓工藝期間，隨后將加熱已處理粘合劑層48以填充縫隙67和66，而不填充空隙65和69，因為當(dāng)壓縮時該壓制薄膜64和44已經(jīng)暫時分別填充了所述的空隙65和69。換句話說，該載體62和42彼此偏壓多個預(yù)處理襯底30，使得已處理粘合劑層48填充形成在嵌入元件和孔19周壁之間的縫隙(或多個縫隙)67(和66)，以形成具有橫截多個預(yù)處理襯底30的嵌入元件52的襯底組件。通過在襯底組件的相對側(cè)上壓縮壓制薄膜材料(44和64)而能夠偏壓該預(yù)處理襯底30，使得處于受壓下的該壓制薄膜填充空隙65和69。
參考圖8，示出了在壓縮和從加工裝置中移出后的多層襯底組件80。另外，該組件80包括穿通通孔82，其通過鉆孔或其它方式來制造。此外，在加工裝置的壓制薄膜去除之后，元件52的導(dǎo)電表面53方便地暴露以用于進一步的處理和互連。正如圖9中說明的，組件80此外被電鍍有鍍層92，正如多層襯底組件90中示出的。該鍍層92包括穿通通孔82的鍍層，所述穿通通孔82用于提供各預(yù)處理襯底30的導(dǎo)電層(12和16)之間的互連。需要注意的是，在沒有進一步的導(dǎo)電電鍍的情況下，該鍍層92在元件52的導(dǎo)電端子53之上直接提供了對準(zhǔn)Z軸接觸點。在圖10中，該組件90可以具有通過使用例如成像和蝕刻的許多技術(shù)來有選擇性地去除鍍層92的部分和/或?qū)щ妼?2或16的部分。
實質(zhì)上，在示出的大部分實施例中，許多孔或孔19形成在盡可能地接近IC管腳的最佳位置中。具有這個結(jié)構(gòu)，通常意味著孔直接位于用于IC管腳的焊盤之下。具有高達基本上等于堆疊預(yù)處理襯底厚度的長度的芯片元件(52)因此能夠布置到孔19中。最后將電鍍和成像/蝕刻該外表面和完成該電路。當(dāng)然，預(yù)處理襯底的附加層可用于制造具有許多層的多層板。應(yīng)該理解的是本發(fā)明不限于此，并且，能夠使用例如環(huán)氧樹脂涂層、環(huán)氧化物及其他熱固性有機材料、和PTFE及其他熱成型有機材料、玻璃纖維加強預(yù)浸漬層、熱塑性電介質(zhì)層、膏狀電介質(zhì)和液體介質(zhì)的其它粘合劑層。該導(dǎo)電層一般是銅，但是在本發(fā)明的意圖中也能夠使用很多其它導(dǎo)體。
對于本領(lǐng)域技術(shù)人員來說很明顯的是，該工藝的變化是可能的，在下述實施例中描述了以下工藝在HDI結(jié)構(gòu)內(nèi)部的掩埋穿通通孔中垂直地(或以其它方向)固定芯片元件(或其它元件)，并隨后利用HDI通孔以與掩埋芯片元件的端部形成接觸。變化包括但是不局限于利用代替激光的光通孔(photo vias)或等離子通孔(plasma vias)，或利用代替樹脂涂敷箔的液態(tài)或膏狀電介質(zhì)，或在僅芯片元件以外利用任意集成電路或其它具有至少兩個用于嵌入元件的導(dǎo)電終端的元件。例如，實施例可考慮小的、緊湊的模塊，例如電壓控制振蕩器、RF前端電路和提到的一些功率放大器。隨著更復(fù)雜的電路或器件變得更小，可以有更多的類似的這種器件在這里作為嵌入元件。利用連續(xù)的層壓技術(shù)，嵌入元件的添加附加層或其它級將同樣是可以考慮的。
參考圖11，示出了在多層襯底組件中形成嵌入元件的方法200。該方法200包括步驟202在多個預(yù)處理襯底中的各預(yù)處理襯底的頂部和底部表面之間提供已處理粘合劑層，所述每個預(yù)處理襯底包括至少一孔。該方法200還包括步驟204在孔中布置嵌入元件(例如在垂直方向)，以在至少嵌入元件和該孔的周壁之間形成縫隙，其中該嵌入元件包括至少兩個導(dǎo)電終端。可以使用例如貼片機(pick and placemachine)將該嵌入元件置于孔中。需要注意的是，在至少該嵌入元件和該孔的周壁之間的縫隙還可以包括至少一空隙，該空隙對應(yīng)于從位于導(dǎo)電層和該孔的周壁之間的導(dǎo)電層中選擇性地去除部分了部分導(dǎo)電層后的容積。該方法200還包括步驟206彼此相向地偏壓多個預(yù)處理襯底，使得已處理粘合劑層填充于形成在嵌入元件和該孔的周壁之間的縫隙(和相應(yīng)于選擇性地去除導(dǎo)電層的容積的空隙)，以形成具有橫截多個預(yù)處理襯底的嵌入元件的襯底組件。偏壓的步驟包括步驟208在襯底組件的相對側(cè)壓縮壓制薄膜材料，使得在受壓下的該壓制薄膜填充嵌入元件的導(dǎo)電表面和至少一個預(yù)處理襯底的頂部平面之間的空隙。
該方法200包括步驟210，選擇性地去除在預(yù)處理襯底上的導(dǎo)電層的至少一部分；以及步驟212，電鍍該襯底組件，以在該嵌入元件的至少一個導(dǎo)電終端提供導(dǎo)電鍍層?？蛇x地，該方法200還可以進一步地包括步驟214，通過在襯底組件中鉆孔和電鍍包括該孔的該襯底組件，以對嵌入元件的至少一個導(dǎo)電終端和對該襯底組件的導(dǎo)電表面提供導(dǎo)電鍍層；以及隨后的在步驟216(可選地)，選擇性地去除部分導(dǎo)電鍍層。在步驟218中，在真空層壓壓制中固化(或加熱)該襯底組件，使得粘合劑層的粘合劑流入到嵌入元件周圍的孔中并且在與多個預(yù)處理襯底的至少兩個預(yù)處理襯底的核心電介質(zhì)板的各外表面相對應(yīng)的相對平面上停止。用這樣的方式，在步驟220中，一旦嵌入元件集成到襯底組件中，則該嵌入元件鎖定于適當(dāng)位置并在孔內(nèi)對準(zhǔn)。
根據(jù)本發(fā)明的實施例還可以用于制造任一PCB，而且可以特別適用于細線高密度互連設(shè)計。最直接的優(yōu)點在于可應(yīng)用于高管腳數(shù)集成電路組件上的旁路器件中。
另外，本說明僅僅是示例性質(zhì)的并且不打算以任何方式限制本發(fā)明，除非如下面權(quán)利要求書所述。
權(quán)利要求
1.一種在多層襯底組件中形成嵌入元件的方法，包括以下步驟
在多個預(yù)處理襯底的各預(yù)處理襯底的頂部和底部表面之間施加已處理粘合劑層，其中每個所述預(yù)處理襯底包括至少一孔；
該孔中布置嵌入元件并在至少所述嵌入元件和所述孔的周壁之間形成縫隙，其中該嵌入元件包括至少一個導(dǎo)電終端；以及
彼此相向地偏壓所述多個預(yù)處理襯底，以使得所述已處理粘合劑層填充所述嵌入元件和所述孔的周壁之間形成的縫隙，以形成具有橫截所述多個預(yù)處理襯底的嵌入元件的襯底組件。
2.根據(jù)權(quán)利要求1的方法，其中偏壓步驟包括在襯底組件的相對側(cè)壓縮壓制薄膜材料，其中受壓下的所述壓制薄膜填充所述嵌入元件的導(dǎo)電表面和至少一個所述預(yù)處理襯底的頂部平面之間的空隙。
3.根據(jù)權(quán)利要求2的方法，其中偏壓步驟使得所述壓制薄膜防止所述已處理粘合劑層從所述嵌入元件的所述至少一個導(dǎo)電終端溢出。
4.根據(jù)權(quán)利要求1的方法，其中該預(yù)處理襯底包括導(dǎo)電層，并且該方法還包括選擇性地去除至少一部分導(dǎo)電層的步驟。
5.根據(jù)權(quán)利要求1的方法，其中該方法還包括以下步驟電鍍襯底組件以施加導(dǎo)電鍍層至所述嵌入元件的所述至少一個導(dǎo)電終端。
6.根據(jù)權(quán)利要求1的方法，其中該方法還包括以下步驟在所述襯底組件內(nèi)鉆通孔，以及電鍍包括所述通孔的襯底組件以對所述嵌入元件的所述至少一個導(dǎo)電終端和所述襯底組件的導(dǎo)電表面提供導(dǎo)電鍍層。
7.根據(jù)權(quán)利要求1的方法，其中布置嵌入元件的步驟包括以下步驟在孔的內(nèi)部以垂直方向布置所述嵌入元件，在所述襯底組件的頂部和底部外表面中暴露至少一個導(dǎo)電端子。
8.一種在多個襯底核心中的孔中具有至少一個嵌入元件的多層襯底組件，包括
彼此堆疊的多個預(yù)處理襯底，每個所述預(yù)處理襯底具有核心電介質(zhì)，在所述核心電介質(zhì)的相對側(cè)具有構(gòu)圖的導(dǎo)電表面，以及在所述多個預(yù)處理襯底中的至少兩個鄰近堆疊的預(yù)處理襯底的每個中具有至少一個孔，使得至少兩個孔基本上在頂部彼此對準(zhǔn)以形成單個孔；
在所述多個預(yù)處理襯底中的各預(yù)處理襯底的頂部和底部表面之間的已處理粘合劑層；以及
在所述單個孔中布置的具有至少一個導(dǎo)電終端的嵌入元件，在至少所述嵌入元件和所述單個孔的周壁之間形成縫隙，其中所述已處理粘合劑層填充在所述嵌入元件和所述單個孔的周壁之間形成的縫隙，以形成具有橫截所述多個預(yù)處理襯底的嵌入元件的多層襯底組件。
9.根據(jù)權(quán)利要求8的多層襯底組件，其中所述組件還包括在所述嵌入元件的導(dǎo)電終端中的至少一個上直接布置的導(dǎo)電鍍層。
10.根據(jù)權(quán)利要求8的襯底組件，其中所述嵌入元件是選自包括電容器、電阻器、電感器和其任意組合的組中的元件。
全文摘要
一種多層襯底組件(80)，包括多個堆疊預(yù)處理襯底之內(nèi)的至少一個嵌入元件(52)。每個預(yù)處理襯底具有核心電介質(zhì)(14)，在所述核心電介質(zhì)的相對側(cè)上的構(gòu)圖導(dǎo)電表面(12和16)，和在所述多個預(yù)處理襯底中的至少兩個鄰近堆疊的預(yù)處理襯底的每個中的至少一個孔，使得至少兩個孔在彼此的頂部基本對準(zhǔn)以形成單個孔(19)。所述組件還包括在各預(yù)處理襯底的頂部和底部表面之間的已處理粘合劑層(48)。所述嵌入元件置于所述單個孔中，且在所述嵌入元件和所述單個孔的周壁之間形成縫隙(67與66)。當(dāng)偏壓所述組件時，所述已處理粘合劑層填充所述縫隙，以形成具有橫截所述多個預(yù)處理襯底的嵌入元件的所述組件。
文檔編號H05K1/03GK101147433SQ200680009383
公開日2008年3月19日 申請日期2006年3月17日 優(yōu)先權(quán)日2005年3月24日
發(fā)明者詹姆士·A·佐洛, 約翰·K·阿利奇, 尼汀·B·德賽 申請人:摩托羅拉公司