專利名稱：形成于二布線層間的電感的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電感，尤其涉及一種形成于二布線層間的電感。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進(jìn)步，在低成本、小體積的要求下，無線通訊晶片必須將傳統(tǒng)的無源(passive)元件，如電感(inductor)、變壓器(transformer)、電容(capacitor)等盡可能整合到單一晶片上。晶片上的電感可被應(yīng)用在無線集成電路設(shè)計上，如低噪聲放大器(low noise amplifier，LNA)、混頻器(mixer)、電壓控制振蕩器(voltage controlled oscillator，VCO)、阻抗匹配網(wǎng)路及濾波器等。但由于晶片中電感的能量損耗過大，導(dǎo)致品質(zhì)因數(shù)(Quality factor)過低，從而增加電路設(shè)計的困難程度，也不易設(shè)計出高感值的電感。
請參考圖1，圖1為現(xiàn)有的平面式電感10的示意圖。如圖1所示，一導(dǎo)電線圈在一平面上形成電感10，電感10包括兩個端點P1及P2，以一點O為中心點，由端點P1開始以螺旋狀的方式沿著點O向內(nèi)環(huán)繞所需的圈數(shù)，由于電感10的導(dǎo)電線圈不可以重疊，所以圖1中導(dǎo)電線圈重疊的部分必須藉由一介層插塞(via plug)連接至另一導(dǎo)體層，最后由端點P2接出。現(xiàn)有的平面式電感10的缺點為需要非常大的布局面積，這將增加晶片的成本，也使得若要將大電感整合于晶片中顯得較不實際而不可行，若縮小導(dǎo)線間間距，其產(chǎn)生的電容性耦合較為嚴(yán)重，故其諧振頻率也相應(yīng)發(fā)生在較低頻率，這將縮短可利用的頻率范圍。再者電感10的品質(zhì)因數(shù)和導(dǎo)電線圈的電阻值成反比，也就是說，導(dǎo)電線圈的長度越長，電阻值也就越大，使得電感10的能量損耗加大，導(dǎo)致電感10的品質(zhì)因數(shù)變差，而不容易應(yīng)用在無線集成電路的設(shè)計之中。
請參考圖2，圖2為現(xiàn)有的雙層式電感12的示意圖。為了節(jié)省布局面積，如圖2所示，使用雙層導(dǎo)電線圈來設(shè)計電感12。電感12包含兩個端點P1及P2，以一直線C為中心軸，由P1端開始以螺旋狀的方式沿著直線C由外向內(nèi)環(huán)繞所需的圈數(shù)，接著藉由一介層插塞連接至另一導(dǎo)體層，仍然以直線C為中心軸由內(nèi)向外環(huán)繞所需的圈數(shù)，最后由端點P2接出。值得注意的是，電流在這兩層導(dǎo)電線圈的流動方向應(yīng)一致，以增加電感12之間的互感效應(yīng)，也就是說，電流從端點P1流入，以順時針方向由外向內(nèi)流動，經(jīng)由所述介層插塞進(jìn)入第二層之后，同樣以順時針方向由內(nèi)向外從端點P2流出?，F(xiàn)有的雙層式電感12雖可較現(xiàn)有的平面式電感10降低晶片面積，提高上、下兩層導(dǎo)電線圈之間的互感效應(yīng)，且僅需使用較短的線圈長度即可達(dá)到與現(xiàn)有的平面式電感10相同的電感值，故可提高電感的品質(zhì)因數(shù)。但同層導(dǎo)線間的電容性耦合效應(yīng)問題依然存在，故無法有效減低諧振所產(chǎn)生的劇烈變化影響，從而縮小了可利用的頻率范圍。
由所述可知，現(xiàn)有的平面式電感10耗費較大的布局面積，增加元件的成本，而導(dǎo)電線圈越長，其電阻值也越大，使得電感10的能量損耗加大，導(dǎo)致電感的品質(zhì)因數(shù)變差，雙層式電感12雖然可以改善布局面積過大及電感的品質(zhì)因數(shù)變差等問題，但同層導(dǎo)線間的電容性耦合效應(yīng)問題依然存在，故無法有效減低諧振所產(chǎn)生的劇烈變化影響，從而縮小了可利用的頻率范圍。

發(fā)明內(nèi)容
因此，本發(fā)明要解決的技術(shù)問題是提供一種用印刷電路技術(shù)制造的電感，以克服所述缺點。
為了解決所述問題，按照本發(fā)明所提供的使用印刷電路技術(shù)制成的電感，該電感包括一第一布線層；以平行于該第一布線層的方式形成于該第一布線層的下方的一第二布線層；一形成于所述第一布線層上的第一導(dǎo)線段；形成于所述第二布線層上的一第二導(dǎo)線段；一以平行于所述第一導(dǎo)線段的方式形成于第一布線層上的第三導(dǎo)線段；一以平行于所述第二導(dǎo)線段的方式形成于第二布線層上的第四導(dǎo)線段；一連接第一導(dǎo)線段的第一端及第二導(dǎo)線段的第一端的第一介層插塞(via plug)；一連接第二導(dǎo)線段的第二端及所述第三導(dǎo)線段的第一端的第二介層插塞；以及一連接第三導(dǎo)線段的第二端及第四導(dǎo)線段的第一端的第三介層插塞。


圖1為現(xiàn)有的平面式電感的示意圖；
圖2為現(xiàn)有的雙層式電感的示意圖；圖3為本發(fā)明的形成于二布線層間電感的示意圖；圖4為圖3所示電感沿4-4′剖切的剖面圖；圖5A為本發(fā)明電感依第一排列方式排列的示意圖；圖5B為本發(fā)明電感依第二排列方式排列的示意圖；圖5C為本發(fā)明電感依第三排列方式排列的示意圖；圖5D為本發(fā)明電感依第四排列方式排列的示意圖。
附圖標(biāo)號說明10平面式電感 12雙層式電感14雙布線層電感16第一布線層18第二布線層 20第一導(dǎo)線段22第二導(dǎo)線段 24第三導(dǎo)線段26第四導(dǎo)線段 28第一介層插塞30第二介層插塞32第三介層插塞34印刷電路板 42介層插塞50第一排列方式電感52第二排列方式電感54第三排列方式電感56第四排列方式電感具體實施方式
請參考圖3，圖3為本發(fā)明電感14的示意圖。如圖3所示，電感14包括一第一布線層16及一第二布線層18，以平行于第一布線層16的方式形成于第一布線層16的下方；一第一導(dǎo)線段20，形成于第一布線層16上；一第二導(dǎo)線段22，形成于第二布線層18上；一第三導(dǎo)線段24，以平行于第一導(dǎo)線段20的方式形成于第一布線層16上；一第四導(dǎo)線段26，以平行于第二導(dǎo)線段22的方式形成于第二布線層18上；一第一介層插塞(viaplug)28，連接于第一導(dǎo)線段20的第一端p1及第二導(dǎo)線段22的第一端p2；一第二介層插塞30，連接于第二導(dǎo)線段22的第二端P3及第三導(dǎo)線段24的第一端P4；以及一第三介層插塞32，連接于第三導(dǎo)線段24的第二端P5及第四導(dǎo)線段26的第一端P6。故電感14結(jié)構(gòu)為可藉由穿孔連接上下兩層導(dǎo)線，且在+Y及-Y方向以繞線圈方式向兩端延伸。而電流流動方向可為由電感14的端點P7流入，在+Y方向以逆時鐘方向螺旋狀流經(jīng)各段導(dǎo)線，最后由該電感14的端點P8流出，或可為由電感14的端點P8流入，在-Y方向以順時鐘方向螺旋狀流經(jīng)各段導(dǎo)線，最后由電感14的端點P7流出。
請參考圖4，圖4為圖3電感14沿4-4′剖切的剖面圖。如圖4所示，在一印刷電路板34內(nèi)以一導(dǎo)電線圈形成本發(fā)明電感14。電感14的第三導(dǎo)線段24形成于第一布線層16，而第二導(dǎo)線段22形成于第二布線層18內(nèi)，第二介層插塞30連接第二導(dǎo)線段22與第三導(dǎo)線段24且垂直于第二導(dǎo)線段22與第三導(dǎo)線段24，第三介層插塞32與第三導(dǎo)線段24相接且垂直于第三導(dǎo)線段24，而第二導(dǎo)線段22、第三導(dǎo)線段24、第二介層插塞30以及第三介層插塞32的周圍則為絕緣材料。
為配合不同的布線空間需求，本發(fā)明的電感14形狀可進(jìn)行不同的變化，圖5A至圖5D為本發(fā)明另外四種不同形狀的電感50、52、54、56。在圖5A至圖5D中，實線部分的導(dǎo)線段38形成于第一布線層16，虛線部分的導(dǎo)線段39形成于第二布線層18。如圖5A至圖5D所示，電感50、52、54、56的位于第一布線層16的導(dǎo)線段38相互平行，且位于第二布線層18的導(dǎo)線段39亦相互平行。圖5A與圖5B的介層插塞42呈兩相互平行的直線排列，圖5C的介層插塞42雖呈兩直線排列，但兩直線排列互不平行，而圖5D的介層插塞42則不呈直線排列。由所述不同排列方式可知，電感14可在空間有許多不同的排列，從而達(dá)到空間設(shè)計變化的要求。
本發(fā)明的電感架構(gòu)可為多布線層式電感所組成，也就是包含多層導(dǎo)線狀電感，而各層所述電感包括多條導(dǎo)線段，且各導(dǎo)線段互不相交，多層絕緣層用來隔離不同層的所述導(dǎo)線狀電感，而多個介層插塞用來連接不同層的所述導(dǎo)線段電感，其中所述多個介層插塞可垂直于所述多條導(dǎo)線段電感。故只要是多布線層式電感皆屬本發(fā)明的范疇。
由所述可知，本發(fā)明提供不同于傳統(tǒng)平面式電感的立體結(jié)構(gòu)的嵌入式電感設(shè)計，可依據(jù)不同空間需求搭配所適合的電感排列。另外，此電感可藉由導(dǎo)線與介層插塞于空間中立體結(jié)構(gòu)的分布增加電感的互感效應(yīng)，提高單位面積的電感值，故僅需利用較短的導(dǎo)體長度即可達(dá)到與現(xiàn)有技術(shù)相同的電感值，故具有高感值且可提高電感的品質(zhì)因數(shù)，因此可廣泛使用于應(yīng)用條件較為嚴(yán)格的高頻無線通訊電路設(shè)計中。
與現(xiàn)有技術(shù)相比，本發(fā)明的電感所需的布局面積遠(yuǎn)比現(xiàn)有技術(shù)的電感小得多，因而可以大幅度地降低元件的成本。此外本發(fā)明利用導(dǎo)線與介層插塞在空間呈立體結(jié)構(gòu)分布來增加電感的互感效應(yīng)，提高了單位面積的電感值，故而在相同面積下，電感值可為平面電感的數(shù)倍，而達(dá)到高感值的功效，且因本發(fā)明的電感僅需較短的導(dǎo)體長度即可達(dá)到相同的電感值，故較現(xiàn)有技術(shù)的電感有較高的電感品質(zhì)因數(shù)，且本發(fā)明亦可有效減低諧振所產(chǎn)生的劇烈變化影響，從而提高諧振頻率，增加有效工作頻寬。
以上僅對本發(fā)明優(yōu)選實施方式進(jìn)行了描述，顯然，凡依本發(fā)明構(gòu)思所作出的等同變化與修飾，皆應(yīng)落入本發(fā)明權(quán)利要求所要求保護(hù)的范圍。
權(quán)利要求
1.一種使用印刷電路技術(shù)制成的電感，該電感包括一設(shè)于基板上側(cè)的第一布線層；一以平行于所述第一布線層的方式形成于該第一布線層下方以及基板上側(cè)的第二布線層；一形成于所述第一布線層上的第一導(dǎo)線段；一形成于所述第二布線層上的第二導(dǎo)線段；一以平行于所述第一導(dǎo)線段的方式形成于該第一布線層上的第三導(dǎo)線段；一以平行于所述第二導(dǎo)線段的方式形成于該第二布線層上的第四導(dǎo)線段；一連接于所述第一導(dǎo)線段的第一端及所述第二導(dǎo)線段的第一端的第一介層插塞(via plug)；一連接于所述第二導(dǎo)線段的第二端及所述第三導(dǎo)線段的第一端的第二介層插塞；以及一連接于所述第三導(dǎo)線段的第二端及所述第四導(dǎo)線段的第一端的第三介層插塞。
2.如權(quán)利要求1所述的電感，其中所述第一介層插塞垂直于第一導(dǎo)線段，第二介層插塞垂直于第二導(dǎo)線段，第三介層插塞垂直于第三導(dǎo)線段。
3.一種使用印刷電路技術(shù)制成的電感，該電感包括多層導(dǎo)線狀電感，各層所述電感包括多條導(dǎo)線段，且各導(dǎo)線段互不相交；以及用來隔離不同層的所述導(dǎo)線狀電感的絕緣層；用來連接不同層的所述導(dǎo)線段電感的多個介層插塞。
4.如權(quán)利要求4所述的電感，其中所述多層導(dǎo)線狀電感為兩層。
5.如權(quán)利要求3所述的電感，其中所述多個介層插塞垂直于所述多條導(dǎo)線段電感。
全文摘要
本發(fā)明公開了一種使用印刷電路技術(shù)所制成的電感，該電感包括一第一布線層，一第二布線層，一第一導(dǎo)線段，一第二導(dǎo)線段，一第三導(dǎo)線段以及一第四導(dǎo)線段。所述第一導(dǎo)線段形成于第一布線層，第二導(dǎo)線段形成于第二布線層，第三導(dǎo)線段平行于第一導(dǎo)線段形成于第一布線層，且第四導(dǎo)線段平行于第二導(dǎo)線段形成于第二布線層。所述第一導(dǎo)線段的第一端經(jīng)由一第一介層插塞連接至第二導(dǎo)線段的第一端，所述第二導(dǎo)線段的第二端經(jīng)由一第二介層插塞連接至第三導(dǎo)線段的第一端，且該第三導(dǎo)線段的第二端經(jīng)由一第三介層插塞連接至第四導(dǎo)線段的第一端。
文檔編號H05K3/30GK1469400SQ0314506
公開日2004年1月21日 申請日期2003年7月2日 優(yōu)先權(quán)日2003年7月2日
發(fā)明者游永杰, 徐鑫洲, 李穎妮 申請人:威盛電子股份有限公司