一種線陣ccd驅(qū)動(dòng)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種光電轉(zhuǎn)換裝置，尤其涉及一種線陣CCD驅(qū)動(dòng)時(shí)序控制裝置。
【背景技術(shù)】
[0002]線陣CCD作為一種新型半導(dǎo)體集成光電器件，具有分辨率高、響應(yīng)速度快和測(cè)量范圍大等特點(diǎn)，在尺寸測(cè)量、像點(diǎn)定位和條形碼掃描等方面應(yīng)用十分廣泛。CCD器件只有在滿足特點(diǎn)要求的時(shí)序脈沖驅(qū)動(dòng)下才能夠正常工作，輸出光電轉(zhuǎn)換信號(hào)，而且由于結(jié)構(gòu)、原理和性能的不同，線陣CCD驅(qū)動(dòng)時(shí)序差異非常大。因此，CCD驅(qū)動(dòng)時(shí)序控制是線陣CCD應(yīng)用中一項(xiàng)重要技術(shù)。
[0003]目前，線陣CXD的驅(qū)動(dòng)時(shí)序電路主要通過(guò)數(shù)字電路驅(qū)動(dòng)法、EPROM驅(qū)動(dòng)法、單片機(jī)驅(qū)動(dòng)法和可編程邏輯器件驅(qū)動(dòng)法等來(lái)實(shí)現(xiàn)。數(shù)字電路驅(qū)動(dòng)和EPROM驅(qū)動(dòng)法采用分立元器件設(shè)計(jì)驅(qū)動(dòng)電路，存在電路結(jié)構(gòu)復(fù)雜、不具有擴(kuò)展性的問題。實(shí)用新型專利201420623953.9《手持式立磨二維角度測(cè)量?jī)x的CCD驅(qū)動(dòng)電路》采用分立的數(shù)字電路器件設(shè)計(jì)CCD驅(qū)動(dòng)電路，存在結(jié)構(gòu)復(fù)雜的問題。專利200620125875.5《一種外同步線陣CXD驅(qū)動(dòng)控制裝置》采用單片機(jī)驅(qū)動(dòng)法通過(guò)控制單片機(jī)I/O 口電平生成驅(qū)動(dòng)時(shí)序，主要存在對(duì)單片機(jī)性能要求高、系統(tǒng)資源占用大的問題。CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路，具有集成度高、速度快、可靠性好、靈活性高的特點(diǎn)，適合于對(duì)時(shí)序或組合邏輯要求較高的應(yīng)用場(chǎng)合，完全能夠滿足CCD驅(qū)動(dòng)時(shí)序的應(yīng)用要求。以CPLD為核心設(shè)計(jì)線陣CCD驅(qū)動(dòng)電路，可實(shí)現(xiàn)對(duì)驅(qū)動(dòng)時(shí)序參數(shù)進(jìn)行靈活控制，從而提高驅(qū)動(dòng)裝置的集成度、穩(wěn)定性和實(shí)用性。
【實(shí)用新型內(nèi)容】:
[0004]本實(shí)用新型的目的是提出一種結(jié)構(gòu)簡(jiǎn)單、集成度高、實(shí)用性強(qiáng)的線陣CCD驅(qū)動(dòng)裝置，解決現(xiàn)有驅(qū)動(dòng)裝置存在的問題。
[0005]本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置包括電源模塊、CPLD最小系統(tǒng)電路、電平轉(zhuǎn)換電路、線陣CCD接口電路和外圍接口電路。電源模塊的電壓輸出端口分別連接CPLD最小系統(tǒng)電路、電平轉(zhuǎn)換電路、線陣CCD接口電路和外圍接口電路的電源管腳或端口，為上述電路供電；CPLD最小系統(tǒng)電路的時(shí)序輸出端口連接電平轉(zhuǎn)換電路的輸入端；電平轉(zhuǎn)換電路的輸出端連接線陣CCD接口電路的時(shí)序輸入管腳；外圍接口電路的輸出端連接CPLD最小系統(tǒng)電路的時(shí)序控制端口。
[0006]電源模塊為整個(gè)線陣(XD驅(qū)動(dòng)裝置供電，根據(jù)CPLD、(XD和外圍電路器件的工作電壓要求，分別提供3.3V、1V和5V三種直流電壓輸出。
[0007]CPLD最小系統(tǒng)電路包括CPLD芯片、晶振電路、復(fù)位電路、JTAG下載電路和狀態(tài)指示燈，晶振電路、復(fù)位電路和JTAG下載電路分別與CPLD芯片對(duì)應(yīng)功能的管腳連接，狀態(tài)指示燈與CPLD的I/O 口連接。根據(jù)對(duì)應(yīng)型號(hào)線陣CCD的驅(qū)動(dòng)時(shí)序要求，采用硬件描述語(yǔ)言設(shè)計(jì)驅(qū)動(dòng)時(shí)序生成程序，經(jīng)過(guò)仿真測(cè)試驗(yàn)證后將目標(biāo)文件通過(guò)JTAG接口下載至CPLD芯片中實(shí)現(xiàn)特定CCD驅(qū)動(dòng)時(shí)序輸出。CPLD硬件可編程和JTAG在線重復(fù)下載使用的特點(diǎn)，使得以CPLD為核心的CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)具有很強(qiáng)的靈活性和擴(kuò)展性。既可以根據(jù)實(shí)際情況對(duì)時(shí)序參數(shù)進(jìn)行調(diào)整以滿足應(yīng)用要求，也可以在重新設(shè)計(jì)驅(qū)動(dòng)程序和調(diào)整接口情況下滿足不同型號(hào)CCD驅(qū)動(dòng)要求。
[0008]電平轉(zhuǎn)換電路的輸入端連接CPLD最小系統(tǒng)電路的時(shí)序輸出I/O 口，電平轉(zhuǎn)換電路的輸出端連接CCD接口電路，實(shí)現(xiàn)對(duì)CPLD輸出時(shí)序脈沖進(jìn)行電平轉(zhuǎn)換以滿足CCD驅(qū)動(dòng)時(shí)序的電平要求，并將轉(zhuǎn)換后的驅(qū)動(dòng)時(shí)序連接輸出至CCD接口電路。
[0009]線陣CCD接口電路的輸出端和輸入端分別連接線陣CCD和電平轉(zhuǎn)換電路。線陣C⑶接口電路安裝有CXD傳感器，為線陣CXD提供安裝接口和驅(qū)動(dòng)時(shí)序輸入接口。
[0010]外圍接口電路的輸出端連接CPLD最小系統(tǒng)電路的時(shí)序參數(shù)控制I/O 口，實(shí)現(xiàn)CPLD時(shí)序參數(shù)的設(shè)置。外圍接口電路的輸入端作為擴(kuò)展口連接用戶系統(tǒng)。CPLD監(jiān)控外圍接口的電平狀態(tài)，根據(jù)接口電平狀態(tài)組合實(shí)現(xiàn)對(duì)驅(qū)動(dòng)時(shí)序參數(shù)的靈活控制，并直接輸出調(diào)整后的驅(qū)動(dòng)時(shí)序。通過(guò)外圍接口電路還可以實(shí)現(xiàn)對(duì)輸出時(shí)序的監(jiān)控和調(diào)試，保證時(shí)序參數(shù)調(diào)整結(jié)果滿足應(yīng)用要求。
[0011]有益效果:本實(shí)用新型以CPLD為核心設(shè)計(jì)線陣CXD驅(qū)動(dòng)裝置，電路結(jié)構(gòu)簡(jiǎn)單集成度高，提高了驅(qū)動(dòng)電路的可靠性。同時(shí)，利用CPLD器件工作頻率高、硬件可編程的特點(diǎn)，該驅(qū)動(dòng)裝置可以提高線陣CCD驅(qū)動(dòng)時(shí)序的工作頻率，并實(shí)現(xiàn)對(duì)時(shí)序參數(shù)的靈活設(shè)置，具有較強(qiáng)的實(shí)用性和擴(kuò)展性。
【附圖說(shuō)明】
[0012]圖1為本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置的實(shí)施例結(jié)構(gòu)框圖；
[0013]圖2為本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置的CPLD最小系統(tǒng)電路的原理圖；
[0014]圖3為本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置時(shí)序仿真圖；
[0015]圖4為本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置的CPLD時(shí)序仿真驗(yàn)證結(jié)果；
[0016]圖5為本實(shí)用新型線陣CXD驅(qū)動(dòng)裝置的驅(qū)動(dòng)時(shí)序?qū)嶋H輸出結(jié)果。
[0017]圖1中:電源模塊UCPLD最小系統(tǒng)電路2、電平轉(zhuǎn)換電路3、線陣CXD接口電路4、外圍接口電路5、CPLD芯片6、晶振電路7、復(fù)位電路8、JTAG下載電路9和狀態(tài)指示燈10。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說(shuō)明。
[0019]如圖1所示，本實(shí)用新型線陣C⑶驅(qū)動(dòng)裝置包括電源模塊UCPLD最小系統(tǒng)電路2、電平轉(zhuǎn)換電路3、線陣CCD接口電路4和外圍接口電路5。
[0020]電源模塊I為驅(qū)動(dòng)裝置所有模塊提供工作電路，電源模塊I電壓輸出端口分別連接CPLD最小系統(tǒng)電路2、電平轉(zhuǎn)換電路3、線陣CCD接口電路4和外圍接口電路5的電源管腳或端口 ；CPLD最小系統(tǒng)電路2的時(shí)序脈沖輸出端口連接電平轉(zhuǎn)換電路3的輸入口，CPLD最小系統(tǒng)電路2的時(shí)序參數(shù)控制端口則連接外圍接口電路5的輸出端；電平轉(zhuǎn)換電路3的輸出口連接線陣CCD接口電路4的時(shí)序輸入管腳；CCD傳感器安裝在線陣CCD接口電路4上。
[0021 ] CPLD最小系統(tǒng)電路2包括CPLD芯片6、晶振電路7、復(fù)位電路8、JTAG下載電路9和狀態(tài)指示燈10。如圖2所示，晶振電路7、復(fù)位電路8和JTAG下載電路9分別與CPLD芯片6對(duì)應(yīng)功能的管腳連接。狀態(tài)指示燈10與CPLD芯片6的I/O 口連接。
[0022]本實(shí)用新型的實(shí)施例中，線陣C⑶選擇東芝T⑶1711DG，其像敏單元大小4.7 μ mX4.7 μ m，像元中心間距4.7 μ m，時(shí)鐘脈沖典型工作頻率為1.0MHz0 TCD1711DG驅(qū)動(dòng)時(shí)序由轉(zhuǎn)移脈沖SH、時(shí)鐘信號(hào)Φ 1、時(shí)鐘信號(hào)Φ 2、復(fù)位脈沖RS和鉗位脈沖CP五路脈沖信號(hào)構(gòu)成。CPLD芯片選擇Altera公司EPM240T100芯片，電平轉(zhuǎn)換電路選擇74HCT245芯片和74HCT04 芯片。
[0023]以選擇的CPLD芯片EPM240T100為核心設(shè)計(jì)線陣CCD TCD1711DG驅(qū)動(dòng)裝置的硬件電路。如圖1所示，CPLD最小系統(tǒng)電路2為驅(qū)動(dòng)時(shí)序控制的核心單元，CPLD最小系統(tǒng)電路2的輸出時(shí)序經(jīng)過(guò)電平轉(zhuǎn)換電路3后將滿足要求的驅(qū)動(dòng)時(shí)序輸出至線陣CCD接口電路4，CPLD最小系統(tǒng)電路2通過(guò)外圍接口電路5對(duì)驅(qū)動(dòng)時(shí)序參數(shù)進(jìn)行控制。
[0024]根據(jù)T⑶1711DG技術(shù)手冊(cè)中驅(qū)動(dòng)時(shí)序圖的要求，選用Verilog HDL硬件描述語(yǔ)言進(jìn)行CXD驅(qū)動(dòng)時(shí)序的程序設(shè)計(jì)。如圖3所示，T⑶1711DG五路驅(qū)動(dòng)脈沖信號(hào)之間滿足固定關(guān)系，可依據(jù)驅(qū)動(dòng)脈沖狀態(tài)跳變劃分出時(shí)序節(jié)點(diǎn)。設(shè)置同步計(jì)數(shù)變量，根據(jù)變量計(jì)數(shù)值依次在每一個(gè)節(jié)點(diǎn)對(duì)五路驅(qū)動(dòng)脈沖進(jìn)行高低電平置位，從而實(shí)現(xiàn)脈沖的狀態(tài)轉(zhuǎn)移，由CPLD I/O 口輸出原始驅(qū)動(dòng)時(shí)序脈沖。
[0025]選擇合適的晶振作為CPLD的時(shí)鐘源，設(shè)計(jì)的驅(qū)動(dòng)時(shí)序的工作頻率完全能夠滿足TCD1711DG 的要求。
[0026]由于在每幀驅(qū)動(dòng)時(shí)序的電荷轉(zhuǎn)移脈沖后增加轉(zhuǎn)移脈沖對(duì)CCD有效像素輸出沒有影響，但是可以改變CCD光積分時(shí)間。因此，采用同步計(jì)數(shù)方式設(shè)計(jì)CCD驅(qū)動(dòng)時(shí)序時(shí)，還可以設(shè)定狀態(tài)變量Q對(duì)電荷轉(zhuǎn)移脈沖進(jìn)行計(jì)數(shù)，從而實(shí)現(xiàn)對(duì)CCD光積分時(shí)間的靈活控制。通過(guò)CPLD掃描外圍接口電路5的電平狀態(tài)，根據(jù)接口電平狀態(tài)組合設(shè)定CCD不同光積分時(shí)間對(duì)應(yīng)的狀態(tài)變量計(jì)數(shù)值。
[0027]在驅(qū)動(dòng)時(shí)序控制程序設(shè)計(jì)完成后，采用軟件方法進(jìn)行功能仿真驗(yàn)證，仿真結(jié)果見圖4。
[0028]在對(duì)設(shè)計(jì)的驅(qū)動(dòng)時(shí)序進(jìn)行軟件仿真驗(yàn)證后，通過(guò)JTAG方式將目標(biāo)文件下載至驅(qū)動(dòng)裝置的CPLD芯片中。利用示波器對(duì)線陣CXD接口電路4輸出至CXD的驅(qū)動(dòng)時(shí)序進(jìn)行監(jiān)測(cè)，實(shí)際驅(qū)動(dòng)時(shí)序輸出結(jié)果如圖5所示，時(shí)序參數(shù)符合TCD1711DG技術(shù)手冊(cè)的要求。
【主權(quán)項(xiàng)】
1.一種線陣CCD驅(qū)動(dòng)裝置，其特征在于，所述的線陣CCD驅(qū)動(dòng)裝置包括電源模塊(I)、CPLD最小系統(tǒng)電路(2)、電平轉(zhuǎn)換電路(3)、線陣CCD接口電路(4)和外圍接口電路(5);電源模塊⑴的電壓輸出端口分別連接CPLD最小系統(tǒng)電路(2)、電平轉(zhuǎn)換電路(3)、線陣CCD接口電路⑷和外圍接口電路(5)的電源管腳或端口 ；CPLD最小系統(tǒng)電路⑵的時(shí)序脈沖輸出端口連接電平轉(zhuǎn)換電路⑷的輸入口，CPLD最小系統(tǒng)電路⑵的時(shí)序參數(shù)控制端口則連接外圍接口電路(5)的輸出端；電平轉(zhuǎn)換電路(3)的輸出口連接線陣CCD接口電路(4)的時(shí)序輸入管腳；CCD傳感器安裝在線陣CCD接口電路(4)上。2.按照權(quán)利要求1所述的線陣CCD驅(qū)動(dòng)裝置，其特征在于，所述的CPLD最小系統(tǒng)電路⑵包括CPLD芯片(6)、晶振電路(7)、復(fù)位電路⑶、JTAG下載電路(9)和狀態(tài)指示燈(10);晶振電路(7)、復(fù)位電路⑶和JTAG下載電路(9)分別與CPLD芯片(6)對(duì)應(yīng)功能的管腳連接，狀態(tài)指示燈(10)與CPLD芯片(6)的I/O 口連接。3.按照權(quán)利要求1所述的線陣CCD驅(qū)動(dòng)裝置，其特征在于，所述的CPLD最小系統(tǒng)電路(2)的輸出時(shí)序經(jīng)過(guò)電平轉(zhuǎn)換電路(3)后，將滿足要求的驅(qū)動(dòng)時(shí)序輸出至線陣CCD接口電路(4)，CPLD最小系統(tǒng)電路⑵通過(guò)外圍接口電路(5)對(duì)驅(qū)動(dòng)時(shí)序參數(shù)進(jìn)行控制。
【專利摘要】一種線陣CCD驅(qū)動(dòng)裝置，包括電源模塊(1)、CPLD最小系統(tǒng)電路(2)、電平轉(zhuǎn)換電路(3)、線陣CCD接口電路(4)和外圍接口電路(5)。電源模塊(1)的電壓輸出端口分別連接CPLD最小系統(tǒng)電路(2)、電平轉(zhuǎn)換電路(3)、線陣CCD接口電路(4)和外圍接口電路(5)的電源管腳或端口；CPLD最小系統(tǒng)電路(2)的時(shí)序脈沖輸出端口連接電平轉(zhuǎn)換電路(4)的輸入口，CPLD最小系統(tǒng)電路(2)的時(shí)序參數(shù)控制端口則連接外圍接口電路(5)的輸出端；電平轉(zhuǎn)換電路(3)的輸出口連接線陣CCD接口電路(4)的時(shí)序輸入管腳；CCD傳感器安裝在線陣CCD接口電路(4)上。本實(shí)用新型采用同步計(jì)數(shù)方式生成線陣CCD驅(qū)動(dòng)時(shí)序，實(shí)現(xiàn)對(duì)驅(qū)動(dòng)頻率和光積分時(shí)間等時(shí)序參數(shù)的靈活控制。
【IPC分類】H04N5/353, H04N5/372
【公開號(hào)】CN204836358
【申請(qǐng)?zhí)枴緾N201520559642
【發(fā)明人】占偉偉, 盧海燕, 王秀, 蔡莉, 宮玥
【申請(qǐng)人】中國(guó)地震災(zāi)害防御中心
【公開日】2015年12月2日
【申請(qǐng)日】2015年7月29日