客房夜起引導(dǎo)系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種降低CGMII接口時(shí)鐘頻率的方法及裝置，方法包括：將CGMII接口的單通道擴(kuò)展為二十通道；設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，數(shù)據(jù)塊計(jì)數(shù)器用于監(jiān)視數(shù)據(jù)塊的數(shù)量，包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量；以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù)包結(jié)尾端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出需要插入包間隙的數(shù)量，在二十條通道并行插入間隙包；在數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將包間隙計(jì)數(shù)器的值初始為20。上述方法一方面降低了CGMII接口的時(shí)鐘頻率從而使得流控制機(jī)制設(shè)計(jì)得以實(shí)現(xiàn)，另一方面在不影響IEEE協(xié)議實(shí)現(xiàn)功能的情況下使得PCS塊的設(shè)計(jì)能夠很好的得到簡(jiǎn)化，同時(shí)也很好的保證了傳輸數(shù)據(jù)帶寬。
【專利說明】
客房夜起引導(dǎo)系統(tǒng)
技術(shù)領(lǐng)域
[00011 本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及IEEE 802.3ba協(xié)議中在對(duì)CGMII(100Gigabit Media Independent Interface，媒體介質(zhì)無關(guān)接口）接口降頻處理后為了保證在物理編碼 子層(Phycical Coding Sublayer，簡(jiǎn)稱PCS)中插入對(duì)齊標(biāo)志時(shí)不影響線速而采用的一種 基于傳統(tǒng)空閑字符計(jì)數(shù)(Deficit Idle Count，簡(jiǎn)稱DIC)技術(shù)的降低CGMII接口時(shí)鐘頻率的 方法及裝置。
【背景技術(shù)】
[0002] IEEE 802.3ba協(xié)議中規(guī)定，100G以太網(wǎng)數(shù)據(jù)鏈路層(Network data link layer) 與物理編碼子層(Physical Coding Sublayer，簡(jiǎn)稱PCS層）間的可選CGMII接口為64比特?cái)?shù) 據(jù)位寬的數(shù)據(jù)和8比特?cái)?shù)據(jù)位寬的控制碼。每一比特的控制碼對(duì)應(yīng)8比特?cái)?shù)據(jù)位寬的數(shù)據(jù)， 這樣就將64比特的數(shù)據(jù)分為8個(gè)8比特?cái)?shù)據(jù)位寬的虛擬邏輯通道。
[0003] 為了滿足帶寬要求，需要在傳輸?shù)臄?shù)據(jù)包與數(shù)據(jù)包之間根據(jù)DIC機(jī)制有規(guī)律的插 入一定數(shù)量的間隙包（Inter Packet Gap，簡(jiǎn)稱IPG)。但是，由于帶寬達(dá)到lOOGbps，如果使 用單一64比特的數(shù)據(jù)位寬，CGMII接口時(shí)鐘頻率可達(dá)到1562.5MHZ，這么高的頻率在實(shí)際工 程中難以實(shí)現(xiàn)間隙包有規(guī)律的插入。協(xié)議中對(duì)于PCS層插入對(duì)齊占位標(biāo)志模塊(A1 ignment) 的描述是每隔16383個(gè)數(shù)據(jù)塊定時(shí)插一個(gè)Alignment標(biāo)記，但是在實(shí)際工程實(shí)現(xiàn)過程中，PCS 層中的數(shù)據(jù)流是不能出現(xiàn)Unknown的，如果設(shè)計(jì)在16383數(shù)目的碼塊后插Alignment模塊的 話，那就必須將前一拍的碼塊用先入先出隊(duì)列(First Input First output，簡(jiǎn)稱FIFO)寄 存，這樣在經(jīng)過相當(dāng)長一段時(shí)間后FIFO將滿，導(dǎo)致流控機(jī)制難以實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明實(shí)施例的目的在于提供一種降低CGMII接口時(shí)鐘頻率的方法及 裝置，以解決在插入對(duì)齊占位標(biāo)志模塊中流控機(jī)制難以實(shí)現(xiàn)的技術(shù)問題。
[0005] 為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例采用的技術(shù)方案如下：
[0006] 第一方面，本發(fā)明實(shí)施例提供一種降低CGMII接口時(shí)鐘頻率的方法，所述方法包 括：
[0007] 將所述CGMII接口的單通道擴(kuò)展為二十通道，其中，所述CGMII接口的數(shù)據(jù)位寬為 1280比特，所述CGMII接口時(shí)鐘頻率由1562.5MHZ下降到78.125MHZ;
[0008] 設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，其中所述數(shù)據(jù)塊計(jì)數(shù)器用于監(jiān)視數(shù)據(jù)塊的數(shù) 量，所述包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量，其中，所述數(shù)據(jù)塊計(jì)數(shù)器以16383個(gè)數(shù) 據(jù)塊為周期；
[0009] 以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù)包結(jié)尾端時(shí)，判斷所在當(dāng)前通道 剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出需要插入包間隙的數(shù) 量，在所述二十條通道并行插入所述間隙包；
[0010]在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間隙計(jì)數(shù)器的值初始為20。
[0011] 進(jìn)一步地，所述所述根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出插入包間隙的數(shù) 量的步驟包括：
[0012] 在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)數(shù)量的包間隙，以保證空閑 字符計(jì)數(shù)值調(diào)整后大于等于〇且小于等于12,其中，將根據(jù)空閑字符計(jì)數(shù)規(guī)則插入的包間隙 數(shù)量與12進(jìn)行比較，當(dāng)插入的包間隙數(shù)量大于12,將當(dāng)前空閑字符計(jì)數(shù)值減去包間隙數(shù)量 與12之間的差值；當(dāng)插入的包間隙數(shù)量小于12時(shí)，將當(dāng)前空閑字符計(jì)數(shù)值增加包間隙數(shù)量 與12之間的差值。
[0013] 進(jìn)一步地，在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)數(shù)量的包間隙，以 保證空閑字符計(jì)數(shù)值調(diào)整后大于等于〇且小于等于12的步驟中：
[0014] 所述插入的包間隙數(shù)量使得所述空閑字符計(jì)數(shù)值大于等于0且小于等于7。
[0015] 進(jìn)一步地，所述在所述二十條通道并行插入所述間隙包的步驟包括：
[0016] 將所述包間隙并排插入所述二十通道內(nèi)，使下一個(gè)包的開始標(biāo)志位于所述二十通 道中其中一個(gè)通道的第一個(gè)邏輯通道上。
[0017] 進(jìn)一步地，在上述方法中，所述在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間隙 計(jì)數(shù)器的值初始為20的步驟中：在每隔16383個(gè)數(shù)據(jù)塊后插入對(duì)齊占位標(biāo)志符。
[0018] 第二方面，本發(fā)明實(shí)施例提供一種降低CGMII接口時(shí)鐘頻率的裝置，所述裝置包 括:通道拓展單元、計(jì)數(shù)器單元、包間隙數(shù)量計(jì)算單元及對(duì)齊占位標(biāo)志插入單元；
[0019] 所述通道拓展單元，用于將所述CGMII接口的單通道擴(kuò)展為二十通道，其中，所述 CGMII接口的數(shù)據(jù)位寬為1 280比特，所述CGMII接口時(shí)鐘頻率由1 562.5MHZ下降到 78.125MHZ；
[0020] 所述計(jì)數(shù)器單元，用于設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，其中所述數(shù)據(jù)塊計(jì)數(shù) 器用于監(jiān)視數(shù)據(jù)塊的數(shù)量，所述包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量，其中，所述數(shù)據(jù) 塊計(jì)數(shù)器以16383個(gè)數(shù)據(jù)塊為周期；
[0021] 所述包間隙數(shù)量計(jì)算單元，用于以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù) 包結(jié)尾端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法 則計(jì)算出需要插入包間隙的數(shù)量，在所述二十條通道并行插入所述間隙包；
[0022]所述對(duì)齊占位標(biāo)志插入單元，用于在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間 隙計(jì)數(shù)器的值初始為20。
[0023] 進(jìn)一步地，上述包間隙數(shù)量計(jì)算單元在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù) 插入相應(yīng)數(shù)量的包間隙，以保證空閑字符計(jì)數(shù)值調(diào)整后大于等于0且小于等于12,其中，將 根據(jù)空閑字符計(jì)數(shù)規(guī)則插入的包間隙數(shù)量與12進(jìn)行比較，當(dāng)插入的包間隙數(shù)量大于12,將 當(dāng)前空閑字符計(jì)數(shù)值減去包間隙數(shù)量與12之間的差值；當(dāng)插入的包間隙數(shù)量小于12時(shí)，將 當(dāng)前空閑字符計(jì)數(shù)值增加包間隙數(shù)量與12之間的差值。
[0024] 進(jìn)一步地，上述包間隙數(shù)量計(jì)算單元通過所述插入的包間隙數(shù)量使得所述空閑字 符計(jì)數(shù)值大于等于〇且小于等于7。
[0025] 進(jìn)一步地，上述包間隙數(shù)量計(jì)算單元將所述包間隙并排插入所述二十通道內(nèi)，使 下一個(gè)包的開始標(biāo)志位于所述二十通道中其中一個(gè)通道的第一個(gè)邏輯通道上。
[0026]進(jìn)一步地，所述對(duì)齊占位標(biāo)志插入單元在每隔16383個(gè)數(shù)據(jù)塊后插入對(duì)齊占位標(biāo) 志符。
[0027] 相對(duì)于現(xiàn)有技術(shù)，以單通道DIC機(jī)制為基礎(chǔ)衍生出來二十通道DIC機(jī)制，在發(fā)送數(shù) 據(jù)塊的同時(shí)連續(xù)計(jì)數(shù)，以16383個(gè)計(jì)數(shù)值為周期，在一個(gè)計(jì)數(shù)周期結(jié)束時(shí)，在二十個(gè)通道中 同時(shí)插入66比特?cái)?shù)據(jù)位寬的占位數(shù)據(jù)塊(此數(shù)據(jù)塊是作為在PCS的子模塊Alignment模塊中 的標(biāo)志塊，當(dāng)識(shí)別到此標(biāo)志塊時(shí)會(huì)將此標(biāo)志塊替換成具體的Alignment塊），同時(shí)將一變量 賦值為20，當(dāng)后續(xù)插入IPG數(shù)目大于或者等于一個(gè)數(shù)據(jù)塊時(shí)，將變量值減去1，當(dāng)變量值回歸 〇時(shí)，后續(xù)插入正常數(shù)目的IPG。一方面因?yàn)榻档土?CGMII接口的時(shí)鐘頻率從而使得設(shè)計(jì)得以 實(shí)現(xiàn)，另一方面在不影響IEEE協(xié)議實(shí)現(xiàn)功能的情況下使得PCS塊的設(shè)計(jì)能夠很好的得到簡(jiǎn) 化，同時(shí)也很好的保證了傳輸數(shù)據(jù)帶寬。
[0028] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合 所附附圖，作詳細(xì)說明如下。
【附圖說明】
[0029] 為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附 圖作簡(jiǎn)單地介紹，應(yīng)當(dāng)理解，以下附圖僅示出了本發(fā)明的某些實(shí)施例，因此不應(yīng)被看作是對(duì) 的限定，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附 圖獲得其他相關(guān)的附圖。
[0030] 圖1是本發(fā)明第一實(shí)施例提供的降低CGMII接口時(shí)鐘頻率的方法流程圖。
[0031] 圖2是本發(fā)明第一實(shí)施例所涉及的單通道DIC機(jī)制示例發(fā)送圖。
[0032] 圖3是本發(fā)明第一實(shí)施例中方法所采用的CGMII接口圖。
[0033]圖4是本發(fā)明第一實(shí)施例所提供的二十通道降頻DIC機(jī)制圖。
[0034]圖5是本發(fā)明第二實(shí)施例所提供的降低CGMII接口時(shí)鐘頻率的裝置的功能模塊圖。 [0035]主要元件符號(hào)說明
[0036]

【具體實(shí)施方式】
[0037] 下面將結(jié)合本發(fā)明實(shí)施例中附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整 地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。通常在 此處附圖中描述和示出的本發(fā)明實(shí)施例的組件可以以各種不同的配置來布置和設(shè)計(jì)。因 此，以下對(duì)在附圖中提供的本發(fā)明的實(shí)施例的詳細(xì)描述并非旨在限制要求保護(hù)的本發(fā)明 的，而是僅僅表示本發(fā)明的選定實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有做出 創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0038] 第一實(shí)施例
[0039]請(qǐng)參照?qǐng)D1，是本發(fā)明第一實(shí)施例提供一種降低CGMII接口時(shí)鐘頻率的方法。下面 將對(duì)圖1所示的具體流程和步驟進(jìn)行詳細(xì)闡述，具體如下。
[0040] 步驟Sill，將所述CGMII接口的單通道擴(kuò)展為二十通道。
[0041 ] 在本實(shí)施例中，所述CGMII接口的數(shù)據(jù)位寬為1280比特，所述CGMII接口時(shí)鐘頻率 由 1562.5MHZ下降到 78.125MHZ。
[0042]步驟S112,設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，所述數(shù)據(jù)塊計(jì)數(shù)器用于監(jiān)視數(shù)據(jù) 塊的數(shù)量，所述包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量。
[0043]在本實(shí)施例中，所述所述數(shù)據(jù)塊計(jì)數(shù)器以16383個(gè)數(shù)據(jù)塊為周期。
[0044]步驟S113,以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù)包結(jié)尾端時(shí)，判斷所在 當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出需要插入包間 隙的數(shù)量，在所述二十條通道并行插入所述間隙包。
[0045]在本實(shí)施例中，采用單通道DIC機(jī)制為基礎(chǔ)衍生出來二十通道DIC機(jī)制。接下來，介 紹DIC機(jī)制。
[0046] DIC是IEEE802.3協(xié)議中規(guī)定以太網(wǎng)數(shù)據(jù)包之間插入以太網(wǎng)幀間隔數(shù)目的一種機(jī) 制，在數(shù)據(jù)包發(fā)送完時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)IPG數(shù)目以保證DIC值在調(diào)增后不超 過12或低于(LDIC數(shù)值的調(diào)整規(guī)則是用插入的IPG數(shù)量與12比較，當(dāng)DIC數(shù)值大于12時(shí)，用當(dāng) 前DIC值要減去IP數(shù)量與數(shù)值12之間的差值，當(dāng)插入的IPG數(shù)目小于12時(shí)，當(dāng)前DIC值要增加 IPG與數(shù)值12之間的差值。插入的IPG數(shù)要保證不能使得DIC大于7或者小于0。
[0047]在本實(shí)施例中，二十個(gè)通道中任意一個(gè)通道的接口帶寬為5Gbps，數(shù)據(jù)位寬為8個(gè) 字節(jié)，時(shí)鐘頻率為78.125MHz。根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出需要插入包間隙 的數(shù)量的方法如下，假設(shè)需要插入的IPG數(shù)目為I，則線速公式如下
[0048] ((8+I+B)*8)/NT = 5Gbps
[0049] 其中，T為周期，B為數(shù)據(jù)包長度，N為周期的數(shù)目，由上述線速公式可以得到IPG數(shù) 目與一定周期數(shù)目N的關(guān)系，如下
[0050] 8+B+I = 8N
[0051] 根據(jù)以太網(wǎng)的規(guī)定，以太網(wǎng)包長不得小于64個(gè)字節(jié)，根據(jù)公式2，N要至少等于9， IPG數(shù)目才是為正。所以設(shè)計(jì)規(guī)定小于80字節(jié)的數(shù)據(jù)包插入的IPG數(shù)目由能保證下一個(gè)包的 開始字節(jié)在通道〇上的值加上8個(gè)IPG決定。在實(shí)際情況中，IPG數(shù)目一般不會(huì)超過24,也就是 N與B之間一般不會(huì)相差超過24,所以設(shè)計(jì)當(dāng)包長超過796字節(jié)時(shí)，插入的IPG數(shù)目由能保證 下一個(gè)包的開始字節(jié)在通道0上的值，包長介于兩個(gè)字節(jié)中間的數(shù)據(jù)包，相鄰兩個(gè)數(shù)據(jù)之間 插入的IPG數(shù)目多8個(gè)字節(jié)，什么時(shí)候加8個(gè)字節(jié)取決于上一個(gè)包余留的信息，設(shè)置一個(gè)標(biāo)志 位，假如上一個(gè)數(shù)據(jù)包的IPG沒有加8,則將此標(biāo)志位置1。本發(fā)明方法可以將接口頻率降低 到78.125MHz，根據(jù)特定DIC方法插入IPG數(shù)目發(fā)送。
[0052]假定有三個(gè)數(shù)據(jù)包需要發(fā)送，包長分別是65字節(jié)，67字節(jié)和66字節(jié)，根據(jù)上述規(guī)則 插入的IPG數(shù)目分別是15，13和14。具體結(jié)果參照表1。
[0053]
[0054] 表 1
[0055] 請(qǐng)參照?qǐng)D3,圖3是本發(fā)明方法將協(xié)議規(guī)定的單通道拓展成二十通道，這樣CGMII數(shù) 據(jù)位寬為1280比特，接口頻率由1562.5MHZ降低到78.125MHZ，這樣就可以保證實(shí)際工程中 設(shè)計(jì)的實(shí)現(xiàn)。其中，每個(gè)所述二十通道包括8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)的數(shù)據(jù) 位寬。
[0056] 將連續(xù)二十個(gè)8邏輯通道由串行關(guān)系轉(zhuǎn)變成了并行關(guān)系，由此衍生出來的多通道 DIC機(jī)制就是將原本插在一個(gè)單通道后面的IPG現(xiàn)在進(jìn)行并排插，只要保證下一個(gè)包的開始 標(biāo)志位于所述二十通道中其中一個(gè)通道的第一個(gè)邏輯通道上。具體地，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù) 包結(jié)尾端時(shí)，數(shù)據(jù)包長度為9字節(jié)，此時(shí)假如要插15個(gè)字節(jié)的IPG，其中的7個(gè)字節(jié)緊跟著插 在第二通道數(shù)字結(jié)束字節(jié)的后面，還有8個(gè)字節(jié)填在第三個(gè)通道上而不是填在第二通道的 下一 8字節(jié)上。
[0057]步驟S114,在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間隙計(jì)數(shù)器的值初始為 20 〇
[0058] 請(qǐng)參照?qǐng)D4,所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，二十個(gè)通道同時(shí)插入Alignment占位 標(biāo)志，這個(gè)占位標(biāo)志符可以根據(jù)設(shè)計(jì)工程師的個(gè)人喜愛去設(shè)定，只要不會(huì)和協(xié)議規(guī)定的有 用數(shù)據(jù)形式相沖突就可以。在數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，設(shè)置包間隙計(jì)數(shù)器的值為20,此 后所有插入IPG的調(diào)整都是為了讓包間隙計(jì)數(shù)器的值回到初值0。這樣做的原因是因?yàn)樵跀?shù) 據(jù)塊計(jì)數(shù)器滿一個(gè)周期時(shí)數(shù)據(jù)流中多插入了 1280位寬的占位符，這樣導(dǎo)致帶寬下降，為了 維持協(xié)議規(guī)定的兩個(gè)以太網(wǎng)包間隔IPG個(gè)數(shù)平均為12,就需要調(diào)整后期插入IPG的個(gè)數(shù)。比 如，此時(shí)計(jì)數(shù)值為20,數(shù)據(jù)包結(jié)尾端數(shù)據(jù)長度為9字節(jié)，此時(shí)需要插入15字節(jié)的IPG，因?yàn)榇?時(shí)計(jì)數(shù)器值不為〇，所有考慮直接插7個(gè)字節(jié)，忽略掉8個(gè)字節(jié)，因?yàn)檫@8個(gè)字節(jié)正好是填滿第 三個(gè)通道的8字節(jié)，此時(shí)計(jì)數(shù)值減去1，如此循環(huán)一直到計(jì)數(shù)值為0，后續(xù)的插入才變成正常 插入。
[0059] 第二實(shí)施例
[0060]請(qǐng)參照?qǐng)D5,圖5是本發(fā)明實(shí)施例提供的降低CGMII接口時(shí)鐘頻率的裝置200功能模 塊示意圖。所述裝置包括通道拓展單元210、計(jì)數(shù)器單元220、包間隙數(shù)量計(jì)算單元230及對(duì) 齊占位標(biāo)志插入單元240。
[0061 ]所述通道拓展單元210，用于將所述CGMII接口的單通道擴(kuò)展為二十通道，其中，所 述C G Μ11接口的數(shù)據(jù)位寬為12 8 0比特，所述C G Μ11接口時(shí)鐘頻率由15 6 2.5 Μ Η Z下降到 78.125ΜΗΖ。
[0062]所述計(jì)數(shù)器單元220,用于設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，所述數(shù)據(jù)塊計(jì)數(shù)器 用于監(jiān)視數(shù)據(jù)塊的數(shù)量，所述包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量，其中，所述數(shù)據(jù)塊 計(jì)數(shù)器以16383個(gè)數(shù)據(jù)塊為周期。
[0063]所述包間隙數(shù)量計(jì)算單元230,用于以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù) 據(jù)包結(jié)尾端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算 法則計(jì)算出需要插入包間隙的數(shù)量，在所述二十條通道并行插入所述間隙包。
[0064]在本實(shí)施例中，所述包間隙數(shù)量計(jì)算單元230在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯 通道數(shù)插入相應(yīng)數(shù)量的包間隙，以保證空閑字符計(jì)數(shù)值調(diào)整后大于等于0且小于等于12,其 中，將根據(jù)空閑字符計(jì)數(shù)規(guī)則插入的包間隙數(shù)量與12進(jìn)行比較，當(dāng)插入的包間隙數(shù)量大于 12,將當(dāng)前空閑字符計(jì)數(shù)值減去包間隙數(shù)量與12之間的差值；當(dāng)插入的包間隙數(shù)量小于12 時(shí)，將當(dāng)前空閑字符計(jì)數(shù)值增加包間隙數(shù)量與12之間的差值。
[0065]在本實(shí)施例中，進(jìn)一步地，所述包間隙數(shù)量計(jì)算單元230通過所述插入的包間隙數(shù) 量使得所述空閑字符計(jì)數(shù)值大于等于〇且小于等于7。
[0066]在本實(shí)施例中，所述包間隙數(shù)量計(jì)算單元230將所述包間隙并排插入所述二十通 道內(nèi)，使下一個(gè)包的開始標(biāo)志位于所述二十通道中其中一個(gè)通道的第一個(gè)邏輯通道上。其 中，每個(gè)所述二十通道包括8個(gè)邏輯通道，每個(gè)邏輯通道為一個(gè)字節(jié)的數(shù)據(jù)位寬。
[0067]所述對(duì)齊占位標(biāo)志插入單元240,用于在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述 包間隙計(jì)數(shù)器的值初始為20。
[0068]具體地，所述對(duì)齊占位標(biāo)志插入單元在每隔16383個(gè)數(shù)據(jù)塊后插入對(duì)齊占位標(biāo)志 符。
[0069] 綜上所述，本發(fā)明實(shí)施例提供的降低CGMII接口時(shí)鐘頻率的方法及裝置，以單通道 DIC機(jī)制為基礎(chǔ)衍生出來二十通道DIC機(jī)制，在發(fā)送數(shù)據(jù)塊的同時(shí)連續(xù)計(jì)數(shù)，以16383個(gè)計(jì)數(shù) 值為周期，在一個(gè)計(jì)數(shù)周期結(jié)束時(shí)，在二十個(gè)通道中同時(shí)插入66比特?cái)?shù)據(jù)位寬的占位數(shù)據(jù) 塊(此數(shù)據(jù)塊是作為在PCS的子模塊Alignment模塊中的標(biāo)志塊，當(dāng)識(shí)別到此標(biāo)志塊時(shí)會(huì)將 此標(biāo)志塊替換成具體的Alignment塊），同時(shí)將一變量賦值為20,當(dāng)后續(xù)插入IPG數(shù)目大于或 者等于一個(gè)數(shù)據(jù)塊時(shí)，將變量值減去1，當(dāng)變量值回歸〇時(shí)，后續(xù)插入正常數(shù)目的IPG。一方面 因?yàn)榻档土薈GMII接口的時(shí)鐘頻率從而使得設(shè)計(jì)得以實(shí)現(xiàn)，另一方面在不影響IEEE協(xié)議實(shí) 現(xiàn)功能的情況下使得PCS塊的設(shè)計(jì)能夠很好的得到簡(jiǎn)化，同時(shí)也很好的保證了傳輸數(shù)據(jù)帶 寬。
[0070] 以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)并不局限于此，任何熟悉 本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā) 明的保護(hù)之內(nèi)。因此，本發(fā)明的保護(hù)應(yīng)所述以權(quán)利要求的保護(hù)為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種降低CGMII接口時(shí)鐘頻率的方法，其特在于，包括： 將所述CGMII接口的單通道擴(kuò)展為二十通道，其中，所述CGMII接口的數(shù)據(jù)位寬為1280 比特，所述CGMII接口時(shí)鐘頻率由1562.5MHZ下降到78.125MHZ; 設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，所述數(shù)據(jù)塊計(jì)數(shù)器用于監(jiān)視數(shù)據(jù)塊的數(shù)量，所述 包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量，其中，所述數(shù)據(jù)塊計(jì)數(shù)器以16383個(gè)數(shù)據(jù)塊為周 期； 以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù)包結(jié)尾端時(shí)，判斷所在當(dāng)前通道剩余 多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì)算出需要插入包間隙的數(shù)量，在 所述二十條通道并行插入所述間隙包； 在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間隙計(jì)數(shù)器的值初始為20。2. 如權(quán)利要求1所述的方法，其特征在于，所述根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì) 算出插入包間隙的數(shù)量的步驟包括： 在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)數(shù)量的包間隙，以保證空閑字符 計(jì)數(shù)值調(diào)整后大于等于〇且小于等于12,其中，將根據(jù)空閑字符計(jì)數(shù)規(guī)則插入的包間隙數(shù)量 與12進(jìn)行比較，當(dāng)插入的包間隙數(shù)量大于12,將當(dāng)前空閑字符計(jì)數(shù)值減去包間隙數(shù)量與12 之間的差值；當(dāng)插入的包間隙數(shù)量小于12時(shí)，將當(dāng)前空閑字符計(jì)數(shù)值增加包間隙數(shù)量與12 之間的差值。3. 如權(quán)利要求2所述的方法，其特征在于，在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù) 插入相應(yīng)數(shù)量的包間隙，以保證空閑字符計(jì)數(shù)值調(diào)整后大于等于0且小于等于12的步驟中： 所述插入的包間隙數(shù)量使得所述空閑字符計(jì)數(shù)值大于等于〇且小于等于7。4. 如權(quán)利要求1所述的方法，其特征在于，所述在所述二十條通道并行插入所述間隙包 的步驟包括： 將所述包間隙并排插入所述二十通道內(nèi)，使下一個(gè)包的開始標(biāo)志位于所述二十通道中 其中一個(gè)通道的第一個(gè)邏輯通道上。5. 如權(quán)利要求1所述的方法，其特征在于，所述在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所 述包間隙計(jì)數(shù)器的值初始為20的步驟中： 在每隔16383個(gè)數(shù)據(jù)塊后插入對(duì)齊占位標(biāo)志符。6. -種降低CGMII接口時(shí)鐘頻率的裝置，其特征在于，包括:通道拓展單元、計(jì)數(shù)器單 元、包間隙數(shù)量計(jì)算單元及對(duì)齊占位標(biāo)志插入單元； 所述通道拓展單元，用于將所述CGMII接口的單通道擴(kuò)展為二十通道，其中，所述CGMII 接口的數(shù)據(jù)位寬為1280比特，所述CGMII接口時(shí)鐘頻率由1562.5MHZ下降到78.125MHZ; 所述計(jì)數(shù)器單元，用于設(shè)置數(shù)據(jù)塊計(jì)數(shù)器和包間隙計(jì)數(shù)器，所述數(shù)據(jù)塊計(jì)數(shù)器用于監(jiān) 視數(shù)據(jù)塊的數(shù)量，所述包間隙計(jì)數(shù)器用于調(diào)整插入包間隙的數(shù)量，其中，所述數(shù)據(jù)塊計(jì)數(shù)器 以16383個(gè)數(shù)據(jù)塊為周期； 所述包間隙數(shù)量計(jì)算單元，用于以1280比特為發(fā)送數(shù)據(jù)位寬，當(dāng)數(shù)據(jù)發(fā)送到數(shù)據(jù)包結(jié) 尾端時(shí)，判斷所在當(dāng)前通道剩余多少個(gè)邏輯通道，根據(jù)單通道的空閑字符計(jì)數(shù)計(jì)算法則計(jì) 算出需要插入包間隙的數(shù)量，在所述二十條通道并行插入所述間隙包； 所述對(duì)齊占位標(biāo)志插入單元，用于在所述數(shù)據(jù)塊計(jì)數(shù)器達(dá)到16383時(shí)，將所述包間隙計(jì) 數(shù)器的值初始為20。7. 如權(quán)利要求6所述的裝置，其特征在于： 所述包間隙數(shù)量計(jì)算單元在數(shù)據(jù)包發(fā)送完成時(shí)，根據(jù)余留邏輯通道數(shù)插入相應(yīng)數(shù)量的 包間隙，以保證空閑字符計(jì)數(shù)值調(diào)整后大于等于〇且小于等于12,其中，將根據(jù)空閑字符計(jì) 數(shù)規(guī)則插入的包間隙數(shù)量與12進(jìn)行比較，當(dāng)插入的包間隙數(shù)量大于12,將當(dāng)前空閑字符計(jì) 數(shù)值減去包間隙數(shù)量與12之間的差值；當(dāng)插入的包間隙數(shù)量小于12時(shí)，將當(dāng)前空閑字符計(jì) 數(shù)值增加包間隙數(shù)量與12之間的差值。8. 如權(quán)利要求7所述的裝置，其特征在于： 所述包間隙數(shù)量計(jì)算單元通過所述插入的包間隙數(shù)量使得所述空閑字符計(jì)數(shù)值大于 等于O且小于等于7。9. 如權(quán)利要求6所述的裝置，其特征在于： 所述包間隙數(shù)量計(jì)算單元將所述包間隙并排插入所述二十通道內(nèi)，使下一個(gè)包的開始 標(biāo)志位于所述二十通道中其中一個(gè)通道的第一個(gè)邏輯通道上。10. 如權(quán)利要求6所述的裝置，其特征在于： 所述對(duì)齊占位標(biāo)志插入單元在每隔16383個(gè)數(shù)據(jù)塊后插入對(duì)齊占位標(biāo)志符。
【文檔編號(hào)】H04L25/14GK105897631SQ201610459867
【公開日】2016年8月24日
【申請(qǐng)日】2016年6月23日
【發(fā)明人】郭敏, 謝海春, 蔣漢柏, 廖北平
【申請(qǐng)人】醴陵恒茂電子科技有限公司