權(quán)重計(jì)算:本次權(quán)重計(jì)算后存儲的行數(shù)據(jù)Y權(quán)=A-YAB-Yw，其中，Y1為上一次權(quán)重計(jì)算后存儲的行數(shù)據(jù)值，Y1+1為本次采集行信號Hl的行數(shù)據(jù)，A、B為權(quán)重占比值，具體權(quán)重占比值由設(shè)計(jì)者依據(jù)經(jīng)驗(yàn)在平衡計(jì)算速度與誤判率之間自行設(shè)定；需要說明是，默認(rèn)初次采集的行信號Hl的行數(shù)據(jù)即為經(jīng)過第一次進(jìn)行權(quán)重計(jì)算后存儲的行數(shù)據(jù)。
[0062]同時(shí)將權(quán)重計(jì)算后的行數(shù)據(jù)再次存儲到FPGA內(nèi)建立的雙口RAM中，以備下一次權(quán)重計(jì)算調(diào)用。優(yōu)選的，所述A為127/128，8為1/128，即權(quán)重計(jì)算公式為￥權(quán)=127/128*￥41/128*Yi+1
[0063]所述權(quán)重采集過程的權(quán)重采樣頻率按照每一行行信號Hl出現(xiàn)高電平跳變?yōu)榛鶞?zhǔn)。
[0064]所述獲得視頻有效行數(shù)據(jù)過程:以與行信號Hl對應(yīng)的場信號Vl中數(shù)據(jù)消隱區(qū)時(shí)間段為掃描時(shí)間，讀取經(jīng)權(quán)重采集處理后存儲的行數(shù)據(jù)，分析并查找數(shù)據(jù)統(tǒng)計(jì)模塊統(tǒng)計(jì)后的各個(gè)行數(shù)據(jù)相對于預(yù)設(shè)定行位置閥值的變化對應(yīng)行信號的位置特定點(diǎn)，并按照數(shù)學(xué)中排列組合方式遍歷所有的位置特定點(diǎn)對應(yīng)的所有可能的占空比，將各個(gè)占空比分別與預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對，得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比對應(yīng)的位置特定點(diǎn)，則確認(rèn)該位置特定點(diǎn)為視頻有效起始點(diǎn)和有效終止點(diǎn)，即確認(rèn)為視頻有效行數(shù)據(jù);所述位置特定點(diǎn)是各個(gè)行數(shù)據(jù)指相對于預(yù)設(shè)定行位置閥值的行位置上升突變幅度和行位置下降突變幅度，查找上升突變幅度信息的目的在于查找視頻數(shù)據(jù)有效起始點(diǎn)，查找下降突變幅度信息的目的在于查找視頻數(shù)據(jù)有效終止點(diǎn)。
[0065]同時(shí)如果得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比大于預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)，說明此分辨率采集錯(cuò)誤，此時(shí)控制輸入采集模塊，重配采樣率參數(shù)。
[0066]進(jìn)一步的，所述S4中各幀圖像數(shù)據(jù)的存儲通過幀存儲模塊實(shí)現(xiàn)，所述幀存儲模塊連接外置DDR3內(nèi)存芯片，將所述各圖像數(shù)據(jù)按照以行起始的方式，存儲周期按照輸入采集模塊提供的CLKl時(shí)鐘存儲到所述DDR3內(nèi)存芯片上。
[0067]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種VGA信號矯正器，其特征在于: 包括輸入采集模塊、FPGA芯片電路以及與所述FPGA芯片電路相連接的數(shù)模轉(zhuǎn)換輸出接P; 所述輸入采集模塊，用以對接收到的VGA信號進(jìn)行AD數(shù)據(jù)采集，并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路，所述采樣數(shù)據(jù)包括采集到的RGB信號、行信號Hl、場信號Vl以及時(shí)鐘信號CLKl ； 所述FPGA芯片電路包括數(shù)據(jù)統(tǒng)計(jì)模塊，數(shù)據(jù)分析模塊、幀存儲模塊以及行場重建輸出模塊;所述數(shù)據(jù)統(tǒng)計(jì)模塊連接所述輸入采集模塊;所述數(shù)據(jù)分析模塊連接所述數(shù)據(jù)統(tǒng)計(jì)模塊;所述行場重建輸出模塊分別連接所述幀存儲模塊以及數(shù)模轉(zhuǎn)換輸出接口 ；其中，所述數(shù)據(jù)統(tǒng)計(jì)模塊接收所述采樣數(shù)據(jù)，基于時(shí)鐘信號CLKl對所述采樣數(shù)據(jù)中的行信號Hl進(jìn)行權(quán)重采集并存儲;所述數(shù)據(jù)分析模塊讀取所述數(shù)據(jù)統(tǒng)計(jì)模塊存儲權(quán)重采集后的視頻數(shù)據(jù)，獲得視頻有效行數(shù)據(jù);所述幀存儲模塊根據(jù)數(shù)據(jù)分析模塊得到的視頻有效行數(shù)據(jù)將視頻數(shù)據(jù)裁剪為若干幀圖像數(shù)據(jù)，并將各幀圖像數(shù)據(jù)按照以行起始的方式進(jìn)行存儲，存儲周期按照輸入采集模塊提供的CLKl時(shí)鐘設(shè)定;所述行場重建輸出模塊基于與所述輸入采集模塊一致的采樣頻率信息以及時(shí)鐘信號CLK2將各幀圖像數(shù)據(jù)重建為行信號H2和場信號V2的視頻信號。2.根據(jù)權(quán)利要求1所述的VGA信號矯正器，其特征在于: 所述輸入采集模塊包括數(shù)模轉(zhuǎn)換器、MCU主控制器以及時(shí)鐘芯片;所述數(shù)模轉(zhuǎn)換器連接MCU主控制器，用以對接收到的VGA信號進(jìn)行AD數(shù)據(jù)采集;所述M⑶主控制器連接所述數(shù)模轉(zhuǎn)換器，用以對數(shù)模轉(zhuǎn)換器進(jìn)行初始化并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路;所述時(shí)鐘芯片實(shí)時(shí)向FPGA芯片電路發(fā)送時(shí)鐘信號CLK2。3.根據(jù)權(quán)利要求1所述的VGA信號矯正器，其特征在于: 所述數(shù)據(jù)統(tǒng)計(jì)模塊的權(quán)重采集過程是指基于時(shí)鐘信號CLKl，以所述采樣數(shù)據(jù)中的行信號Hl為處理對象，對行信號Hl的每一行行數(shù)據(jù)均進(jìn)行如下處理:調(diào)用上一次權(quán)重計(jì)算后存儲的數(shù)據(jù)，并按照下述公式進(jìn)行權(quán)重計(jì)算:本次權(quán)重計(jì)算后存儲的行數(shù)據(jù)Y權(quán)=A-YAB-Yw,其中，Y1為上一次權(quán)重計(jì)算后存儲的行數(shù)據(jù)值，Y1+1為本次采集行信號Hl的行數(shù)據(jù)，A、B為權(quán)重占比值，具體權(quán)重占比值由設(shè)計(jì)者依據(jù)經(jīng)驗(yàn)在平衡計(jì)算速度與誤判率之間自行設(shè)定；需要說明是，默認(rèn)初次采集的行信號Hl的行數(shù)據(jù)即為經(jīng)過第一次進(jìn)行權(quán)重計(jì)算后存儲的行數(shù)據(jù)。4.根據(jù)權(quán)利要求1所述的VGA信號矯正器，其特征在于: 所述幀存儲模塊連接外置DDR3內(nèi)存芯片，將所述各圖像數(shù)據(jù)按照以行起始的方式，存儲周期按照輸入采集模塊提供的CLKl時(shí)鐘存儲到所述DDR3內(nèi)存芯片上。5.根據(jù)權(quán)利要求4所述的VGA信號矯正器，其特征在于: 所述幀存儲模塊能夠按照所述行場重建輸出模塊的數(shù)據(jù)需求信息速度，順次讀取DDR3內(nèi)存芯片內(nèi)的各幀圖像數(shù)據(jù)并存儲到分別連接所述幀存儲模塊與行場重建輸出模塊的FIFO通道中，所述數(shù)據(jù)需求信息速度由視頻輸出所預(yù)設(shè)的視頻數(shù)據(jù)的速度確定。6.一種VGA信號矯正方法，其特征在于: 包括如下步驟 S1、對接收到的VGA信號進(jìn)行AD數(shù)據(jù)采集，獲得對應(yīng)的采樣數(shù)據(jù)，同時(shí)通過時(shí)鐘芯片獲得進(jìn)行AD數(shù)據(jù)采集時(shí)的時(shí)鐘信號CLK2;所述采樣數(shù)據(jù)包括采集到的RGB信號、行信號H1、場信號Vl以及時(shí)鐘信號CLKl; 52、基于時(shí)鐘信號CLKl對所述采樣數(shù)據(jù)中的行信號Hl進(jìn)行權(quán)重采集并存儲； 53、讀取權(quán)重采集后的視頻數(shù)據(jù)，獲得視頻有效行數(shù)據(jù)； 54、基于視頻有效行數(shù)據(jù)將視頻數(shù)據(jù)裁剪為若干幀圖像數(shù)據(jù)，并將各幀圖像數(shù)據(jù)按照以行起始的方式進(jìn)行存儲，存儲周期按照SI步驟中采集到的CLKl時(shí)鐘設(shè)定； 55、基于與所述SI步驟中一致的采樣頻率信息以及時(shí)鐘信號CLK2將各幀圖像數(shù)據(jù)重建為行信號H2和場信號V2的視頻信號。7.根據(jù)權(quán)利要求6所述的VGA信號矯正方法，其特征在于: 所述SI通過輸入采集模塊實(shí)現(xiàn)，所述輸入采集模塊包括數(shù)模轉(zhuǎn)換器、MCU主控制器以及時(shí)鐘芯片;所述數(shù)模轉(zhuǎn)換器連接MCU主控制器，用以對接收到的VGA信號進(jìn)行AD數(shù)據(jù)采集;所述MCU主控制器連接所述數(shù)模轉(zhuǎn)換器，用以對數(shù)模轉(zhuǎn)換器進(jìn)行初始化并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路;所述時(shí)鐘芯片實(shí)時(shí)向FPGA芯片電路發(fā)送時(shí)鐘信號CLK2。8.根據(jù)權(quán)利要求6所述的VGA信號矯正方法，其特征在于: 所述權(quán)重采集過程是指基于時(shí)鐘信號CLKl，以所述采樣數(shù)據(jù)中的行信號Hl為處理對象，對行信號Hl的每一行行數(shù)據(jù)均進(jìn)行如下處理:調(diào)用上一次權(quán)重計(jì)算后存儲的數(shù)據(jù)，并按照下述公式進(jìn)行權(quán)重計(jì)算:本次權(quán)重計(jì)算后存儲的行數(shù)據(jù)Y權(quán)=A-YAB-Y1H，其中，Y1為上一次權(quán)重計(jì)算后存儲的行數(shù)據(jù)值，Y1+1為本次采集行信號Hl的行數(shù)據(jù)，A、B為權(quán)重占比值，具體權(quán)重占比值由設(shè)計(jì)者依據(jù)經(jīng)驗(yàn)在平衡計(jì)算速度與誤判率之間自行設(shè)定；需要說明是，默認(rèn)初次采集的行信號Hl的行數(shù)據(jù)即為經(jīng)過第一次進(jìn)行權(quán)重計(jì)算后存儲的行數(shù)據(jù)。9.根據(jù)權(quán)利要求8所述的VGA信號矯正方法，其特征在于: 所述獲得視頻有效行數(shù)據(jù)過程:以與行信號Hl對應(yīng)的場信號Vl中數(shù)據(jù)消隱區(qū)時(shí)間段為掃描時(shí)間，讀取經(jīng)權(quán)重采集處理后存儲的行數(shù)據(jù)，分析并查找數(shù)據(jù)統(tǒng)計(jì)模塊統(tǒng)計(jì)后的各個(gè)行數(shù)據(jù)相對于預(yù)設(shè)定行位置閥值的變化對應(yīng)行信號的位置特定點(diǎn)，并按照數(shù)學(xué)中排列組合方式遍歷所有的位置特定點(diǎn)對應(yīng)的所有可能的占空比，將各個(gè)占空比分別與預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對，得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比對應(yīng)的位置特定點(diǎn)，則確認(rèn)該位置特定點(diǎn)為視頻有效起始點(diǎn)和有效終止點(diǎn)，即確認(rèn)為視頻有效行數(shù)據(jù);所述位置特定點(diǎn)是各個(gè)行數(shù)據(jù)指相對于預(yù)設(shè)定行位置閥值的行位置上升突變幅度和行位置下降突變幅度。
【專利摘要】本發(fā)明公開了一種VGA信號矯正器及信號矯正方法，矯正器包括輸入采集模塊、FPGA芯片電路以及與所述FPGA芯片電路相連接的數(shù)模轉(zhuǎn)換輸出接口；所述輸入采集模塊，用以對接收到的VGA信號進(jìn)行AD數(shù)據(jù)采集；所述FPGA芯片電路包括數(shù)據(jù)統(tǒng)計(jì)模塊，數(shù)據(jù)分析模塊、幀存儲模塊以及行場重建輸出模塊；本發(fā)明通過對采樣數(shù)據(jù)中的行信號H1進(jìn)行權(quán)重采集獲得視頻有效行數(shù)據(jù)；并基于視頻有效行數(shù)據(jù)進(jìn)行視頻數(shù)據(jù)裁剪以及行場重建處理，輸出新的以行信號H2和場信號V2特征的視頻信號；使得VGA信號在長距離傳輸后仍然能夠自動矯正圖像，并在過VGA矩陣后仍然能夠正確輸出圖像。從而使得施工方不用擔(dān)心VGA信號的線纜過長導(dǎo)致圖像無法自動校準(zhǔn)的問題。
【IPC分類】H04N5/21
【公開號】CN105577987
【申請?zhí)枴緾N201510815167
【發(fā)明人】張壇, 周春雷
【申請人】大連科迪視頻技術(shù)有限公司
【公開日】2016年5月11日
【申請日】2015年11月19日