一種vga信號(hào)矯正器及信號(hào)矯正方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及視頻信號(hào)處理領(lǐng)域，具體的說(shuō)是涉及一種VGA信號(hào)矯正器及信號(hào)矯正方法。
【背景技術(shù)】
[0002]VGA信號(hào)在經(jīng)過(guò)長(zhǎng)距離傳輸后，其行場(chǎng)信息會(huì)嚴(yán)重失真，導(dǎo)致模數(shù)采樣后的視頻數(shù)據(jù)存在失真，從而導(dǎo)致后級(jí)設(shè)備無(wú)法自動(dòng)矯正視頻圖像；同時(shí)，VGA信號(hào)在長(zhǎng)距離傳輸后還會(huì)產(chǎn)生嚴(yán)重的水波紋問(wèn)題；另VGA信號(hào)在過(guò)VGA矩陣也會(huì)產(chǎn)生行場(chǎng)偏移的情況，上述這些問(wèn)題嚴(yán)重困擾著本領(lǐng)域的施工人員和系統(tǒng)設(shè)計(jì)人員，因此如何有效克服VGA信號(hào)在長(zhǎng)距離傳輸后的VGA信號(hào)失真問(wèn)題，特別是行場(chǎng)偏移，成為本領(lǐng)域一個(gè)新的研究重點(diǎn)。

【發(fā)明內(nèi)容】

[0003]鑒于已有技術(shù)存在的缺陷，本發(fā)明的目的是要提供一種VGA信號(hào)矯正器，該VGA信號(hào)矯正器能夠使得VGA信號(hào)在經(jīng)過(guò)長(zhǎng)距離傳輸后自動(dòng)矯正圖像，以保證經(jīng)過(guò)VGA矩陣后可以輸出正確的圖像數(shù)據(jù)。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案:
[0005]—種VGA信號(hào)矯正器，其特征在于:
[0006]包括輸入采集模塊、FPGA芯片電路以及與所述FPGA芯片電路相連接的數(shù)模轉(zhuǎn)換輸出接口；
[0007]所述輸入采集模塊，用以對(duì)接收到的VGA信號(hào)進(jìn)行AD數(shù)據(jù)采集，并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路，所述采樣數(shù)據(jù)包括采集到的RGB信號(hào)、行信號(hào)H1、場(chǎng)信號(hào)Vl以及時(shí)鐘信號(hào)CLKl ；
[0008]所述FPGA芯片電路包括數(shù)據(jù)統(tǒng)計(jì)模塊，數(shù)據(jù)分析模塊、幀存儲(chǔ)模塊以及行場(chǎng)重建輸出模塊;所述數(shù)據(jù)統(tǒng)計(jì)模塊連接所述輸入采集模塊;所述數(shù)據(jù)分析模塊連接所述數(shù)據(jù)統(tǒng)計(jì)模塊;所述行場(chǎng)重建輸出模塊分別連接所述幀存儲(chǔ)模塊以及數(shù)模轉(zhuǎn)換輸出接口 ；其中，所述數(shù)據(jù)統(tǒng)計(jì)模塊接收所述采樣數(shù)據(jù)，基于時(shí)鐘信號(hào)CLKl對(duì)所述采樣數(shù)據(jù)中的行信號(hào)Hl進(jìn)行權(quán)重采集并存儲(chǔ);所述數(shù)據(jù)分析模塊讀取所述數(shù)據(jù)統(tǒng)計(jì)模塊存儲(chǔ)權(quán)重采集后的視頻數(shù)據(jù)，獲得視頻有效行數(shù)據(jù);所述幀存儲(chǔ)模塊根據(jù)數(shù)據(jù)分析模塊得到的視頻有效行數(shù)據(jù)將視頻數(shù)據(jù)裁剪為若干幀圖像數(shù)據(jù)，并將各幀圖像數(shù)據(jù)按照以行起始的方式進(jìn)行存儲(chǔ)，存儲(chǔ)周期按照輸入采集模塊提供的CLKl時(shí)鐘設(shè)定;所述行場(chǎng)重建輸出模塊基于與所述輸入采集模塊一致的采樣頻率信息以及時(shí)鐘信號(hào)CLK2將各幀圖像數(shù)據(jù)重建為行信號(hào)H2和場(chǎng)信號(hào)V2的視頻信號(hào)。
[0009]進(jìn)一步的，所述輸入采集模塊包括數(shù)模轉(zhuǎn)換器、M⑶主控制器以及時(shí)鐘芯片;所述數(shù)模轉(zhuǎn)換器連接M⑶主控制器，用以對(duì)接收到的VGA信號(hào)進(jìn)行AD數(shù)據(jù)采集;所述MCU主控制器連接所述數(shù)模轉(zhuǎn)換器，用以對(duì)數(shù)模轉(zhuǎn)換器進(jìn)行初始化并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路；所述時(shí)鐘芯片實(shí)時(shí)向FPGA芯片電路發(fā)送時(shí)鐘信號(hào)CLK2。
[0010]進(jìn)一步的，所述輸入采集模塊與所述FPGA芯片電路通過(guò)串行通信總線進(jìn)行通信，優(yōu)選采用12C總線。
[0011]進(jìn)一步的，所述數(shù)據(jù)統(tǒng)計(jì)模塊的權(quán)重采集過(guò)程是指基于時(shí)鐘信號(hào)CLKl，以所述采樣數(shù)據(jù)中的行信號(hào)Hl為處理對(duì)象，對(duì)行信號(hào)Hl的每一行行數(shù)據(jù)均進(jìn)行如下處理:調(diào)用上一次權(quán)重計(jì)算后存儲(chǔ)的數(shù)據(jù)(讀取FPGA內(nèi)部存儲(chǔ)單元-雙口 RAM中上一次的存儲(chǔ)的行數(shù)據(jù))作為本次計(jì)算的基數(shù)，并按照下述公式進(jìn)行權(quán)重計(jì)算:本次權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)Y權(quán)=A*Yi+B*Y1+1，其中，Y1為上一次權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)值，Y1+1為本次采集行信號(hào)Hl的行數(shù)據(jù)，Α、Β為權(quán)重占比值，具體權(quán)重占比值由設(shè)計(jì)者依據(jù)經(jīng)驗(yàn)在平衡計(jì)算速度與誤判率之間自行設(shè)定；同時(shí)將權(quán)重計(jì)算后的行數(shù)據(jù)再次存儲(chǔ)到FPGA內(nèi)建立的雙口 RAM中，以備下一次權(quán)重計(jì)算調(diào)用。優(yōu)選的，所述A為127/128，Β為1/128，即權(quán)重計(jì)算公式為Y權(quán)=127/128*Yi+l/128*Yi+i0
[0012]需要說(shuō)明是，默認(rèn)初次采集的行信號(hào)Hl的行數(shù)據(jù)即為經(jīng)過(guò)第一次進(jìn)行權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)。
[0013]所述數(shù)據(jù)統(tǒng)計(jì)模塊權(quán)重采樣頻率按照每一行行信號(hào)Hl出現(xiàn)高電平跳變?yōu)榛鶞?zhǔn)。
[0014]所述數(shù)據(jù)分析模塊獲得視頻有效行數(shù)據(jù)過(guò)程:以與行信號(hào)Hl對(duì)應(yīng)的場(chǎng)信號(hào)Vl中數(shù)據(jù)消隱區(qū)時(shí)間段為掃描時(shí)間，讀取經(jīng)權(quán)重采集處理后存儲(chǔ)的行數(shù)據(jù)，分析并查找數(shù)據(jù)統(tǒng)計(jì)模塊統(tǒng)計(jì)后的各個(gè)行數(shù)據(jù)相對(duì)于預(yù)設(shè)定行位置閥值的變化對(duì)應(yīng)行信號(hào)的位置特定點(diǎn)，并按照數(shù)學(xué)中排列組合方式遍歷所有的位置特定點(diǎn)對(duì)應(yīng)的所有可能的占空比，將各個(gè)占空比分別與預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)，得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比對(duì)應(yīng)的位置特定點(diǎn)，則確認(rèn)該位置特定點(diǎn)為視頻有效起始點(diǎn)和有效終止點(diǎn)，即確認(rèn)為視頻有效行數(shù)據(jù);所述位置特定點(diǎn)是各個(gè)行數(shù)據(jù)指相對(duì)于預(yù)設(shè)定行位置閥值的行位置上升突變幅度和行位置下降突變幅度，查找上升突變幅度信息的目的在于查找視頻數(shù)據(jù)有效起始點(diǎn)，查找下降突變幅度信息的目的在于查找視頻數(shù)據(jù)有效終止點(diǎn)。
[0015]同時(shí)如果得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比大于預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)，說(shuō)明此分辨率采集錯(cuò)誤，此時(shí)控制輸入采集模塊，重配采樣率參數(shù)。
[0016]優(yōu)選的，所述幀存儲(chǔ)模塊連接外置DDR3內(nèi)存芯片，將所述各圖像數(shù)據(jù)按照以行起始的方式，存儲(chǔ)周期按照輸入采集模塊提供的CLKl時(shí)鐘存儲(chǔ)到所述DDR3內(nèi)存芯片上。
[0017]優(yōu)選的，所述幀存儲(chǔ)模塊能夠按照所述行場(chǎng)重建輸出模塊的數(shù)據(jù)需求信息速度，順次讀取DDR3內(nèi)存芯片內(nèi)的各幀圖像數(shù)據(jù)并存儲(chǔ)到分別連接所述幀存儲(chǔ)模塊與行場(chǎng)重建輸出模塊的FIFO通道中，所述數(shù)據(jù)需求信息速度由視頻輸出所預(yù)設(shè)的視頻數(shù)據(jù)的速度確定。
[0018]本發(fā)明還要提供一種VGA信號(hào)矯正方法，其特征在于:
[0019]包括如下步驟
[0020]S1、對(duì)接收到的VGA信號(hào)進(jìn)行AD數(shù)據(jù)采集，獲得對(duì)應(yīng)的采樣數(shù)據(jù)，同時(shí)通過(guò)時(shí)鐘芯片獲得進(jìn)行AD數(shù)據(jù)采集時(shí)的時(shí)鐘信號(hào)CLK2;所述采樣數(shù)據(jù)包括采集到的RGB信號(hào)、行信號(hào)Hl、場(chǎng)信號(hào)Vl以及時(shí)鐘信號(hào)CLKl;
[0021]S2、基于時(shí)鐘信號(hào)CLKl對(duì)所述采樣數(shù)據(jù)中的行信號(hào)Hl進(jìn)行權(quán)重采集并存儲(chǔ)；
[0022]S3、讀取權(quán)重采集后的視頻數(shù)據(jù)，獲得視頻有效行數(shù)據(jù)；
[0023]S4、基于視頻有效行數(shù)據(jù)將視頻數(shù)據(jù)裁剪為若干幀圖像數(shù)據(jù)，并將各幀圖像數(shù)據(jù)按照以行起始的方式進(jìn)行存儲(chǔ)，存儲(chǔ)周期按照SI步驟中采集到的CLKl時(shí)鐘設(shè)定；
[0024]S5、基于與所述SI步驟中一致的采樣頻率信息以及時(shí)鐘信號(hào)CLK2將各幀圖像數(shù)據(jù)重建為行信號(hào)H2和場(chǎng)信號(hào)V2的視頻信號(hào)。
[0025]進(jìn)一步的，所述SI通過(guò)輸入采集模塊實(shí)現(xiàn)，所述輸入采集模塊包括數(shù)模轉(zhuǎn)換器、MCU主控制器以及時(shí)鐘芯片;所述數(shù)模轉(zhuǎn)換器連接MCU主控制器，用以對(duì)接收到的VGA信號(hào)進(jìn)行AD數(shù)據(jù)采集;所述MCU主控制器連接所述數(shù)模轉(zhuǎn)換器，用以對(duì)數(shù)模轉(zhuǎn)換器進(jìn)行初始化并將采樣數(shù)據(jù)發(fā)送至FPGA芯片電路；所述時(shí)鐘芯片實(shí)時(shí)向FPGA芯片電路發(fā)送時(shí)鐘信號(hào)CLK2。
[0026]進(jìn)一步的，所述權(quán)重采集過(guò)程是指基于時(shí)鐘信號(hào)CLKl，以所述采樣數(shù)據(jù)中的行信號(hào)Hl為處理對(duì)象，對(duì)行信號(hào)Hl的每一行行數(shù)據(jù)均進(jìn)行如下處理:調(diào)用上一次權(quán)重計(jì)算后存儲(chǔ)的數(shù)據(jù)(讀取FPGA內(nèi)部存儲(chǔ)單元-雙口 RAM中上一次的存儲(chǔ)的行數(shù)據(jù))作為本次計(jì)算的基數(shù)，并按照下述公式進(jìn)行權(quán)重計(jì)算:本次權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)Y權(quán)=A-YAB-Yw，其中，Y1為上一次權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)值，Y1+1為本次采集行信號(hào)Hl的行數(shù)據(jù)，A、B為權(quán)重占比值，具體權(quán)重占比值由設(shè)計(jì)者依據(jù)經(jīng)驗(yàn)在平衡計(jì)算速度與誤判率之間自行設(shè)定；需要說(shuō)明是，默認(rèn)初次采集的行信號(hào)Hl的行數(shù)據(jù)即為經(jīng)過(guò)第一次進(jìn)行權(quán)重計(jì)算后存儲(chǔ)的行數(shù)據(jù)。
[0027]同時(shí)將權(quán)重計(jì)算后的行數(shù)據(jù)再次存儲(chǔ)到FPGA內(nèi)建立的雙口RAM中，以備下一次權(quán)重計(jì)算調(diào)用。優(yōu)選的，所述A為127/128，8為1/128，即權(quán)重計(jì)算公式為￥權(quán)=127/128*￥41/128*Yi+1
[0028]所述權(quán)重采集過(guò)程的權(quán)重采樣頻率按照每一行行信號(hào)Hl出現(xiàn)高電平跳變?yōu)榛鶞?zhǔn)。
[0029]所述獲得視頻有效行數(shù)據(jù)過(guò)程:以與行信號(hào)Hl對(duì)應(yīng)的場(chǎng)信號(hào)Vl中數(shù)據(jù)消隱區(qū)時(shí)間段為掃描時(shí)間，讀取經(jīng)權(quán)重采集處理后存儲(chǔ)的行數(shù)據(jù)，分析并查找數(shù)據(jù)統(tǒng)計(jì)模塊統(tǒng)計(jì)后的各個(gè)行數(shù)據(jù)相對(duì)于預(yù)設(shè)定行位置閥值的變化對(duì)應(yīng)行信號(hào)的位置特定點(diǎn)，并按照數(shù)學(xué)中排列組合方式遍歷所有的位置特定點(diǎn)對(duì)應(yīng)的所有可能的占空比，將各個(gè)占空比分別與預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)，得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比對(duì)應(yīng)的位置特定點(diǎn)，則確認(rèn)該位置特定點(diǎn)為視頻有效起始點(diǎn)和有效終止點(diǎn)，即確認(rèn)為視頻有效行數(shù)據(jù);所述位置特定點(diǎn)是各個(gè)行數(shù)據(jù)指相對(duì)于預(yù)設(shè)定行位置閥值的行位置上升突變幅度和行位置下降突變幅度，查找上升突變幅度信息的目的在于查找視頻數(shù)據(jù)有效起始點(diǎn)，查找下降突變幅度信息的目的在于查找視頻數(shù)據(jù)有效終止點(diǎn)。
[0030]同時(shí)如果得到與最接近預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)占空比大于預(yù)設(shè)標(biāo)準(zhǔn)數(shù)據(jù)，說(shuō)明此分辨