技術領域

本公開涉及具有多個傳感器以陣列形式布置的結構的半導體裝置、固態(tài)圖像感測裝置和相機系統(tǒng)。

背景技術：

對于諸如CMOS圖像傳感器之類的具有多個傳感器以陣列形式布置的結構的半導體裝置而言，針對高度發(fā)展的信號處理和小型化，已經存在增長的需求。

為了將此實現(xiàn)，例如專利文獻1已經提出了將芯片層壓在一起以集成具有與以往相同芯片大小的更大信號處理電路的方法。

這種半導體裝置具有安放了用于產生模擬信號的傳感器陣列的芯片(下文稱為模擬芯片)和安放了用于信號處理的邏輯電路的芯片(下文稱為數(shù)字芯片)的層壓結構。

然后，半導體裝置通過在模擬芯片中形成的TC(S)V(穿透接觸(硅)通孔，Through Contact(Silicon)VIA)將這些芯片連接在一起以便所述芯片一個層壓在另一個上面，從而實現(xiàn)小型化。

對于利用這種方法的小型化的挑戰(zhàn)是要將關于用于使傳感器陣列輸出的數(shù)據流動的信號路徑的電路塊劃分到上下芯片。

例如，在圖像傳感器中，上面的系統(tǒng)使用從傳感器陣列取回信號的幾千條或者更多布線，以便對應于布置在垂直或水平方向上的像素的數(shù)目。

為此，需要集中TCV以將其放置在路徑中。于是，與TCV中的另一個相鄰的TCV中的一個的具有大幅值的信號的變化干擾目標TCV的信號，并且引起信號中的錯誤。

作為針對這種干擾的對策，在現(xiàn)有技術中，通過TCV傳送的信號不限于在電壓方向上量化的那些(其使用一條或更多條二進制信號線)。

下文詳細描述這些對策。

下文，作為第一對策，針對通過TCV傳送的信號是時間離散并量化的信號(即，數(shù)字信號)的情況給出描述。然后，作為第二對策，針對通過TCV傳送的信號是連續(xù)時間并量化的信號的情況給出描述。

首先，針對通過TCV傳送的信號是時間離散并量化的信號(即，數(shù)字信號)的對策給出描述。

圖1是示出使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第一配置示例的圖。

半導體裝置1具有模擬芯片2和數(shù)字芯片3的層壓結構。

在層壓芯片當中，根據模擬工藝制造的半導體裝置1的模擬芯片2具有以陣列形式布置的多個傳感器4(-0,-1,...)。

傳感器4的輸出通過放大器5(-0,-1,...)連接至用于將信號進行時間離散的采樣開關6(-0,-1,...)。

這里，如果從傳感器4輸出的信號的功率充分大，那么傳感器4的輸出可以直接連接至采樣開關，而不經過放大器。

通過采樣開關6進行時間離散的信號使用量化器7(-0,-1,...)在電壓方向上被量化。

量化器7由多個比較器構成，并且每個量化器將特定的信號電平與輸入信號電平進行比較以量化該信號。

這里，量化器7不必須每次完成量化，而可以是配置為執(zhí)行多個階段的電路。

在這種處理中數(shù)字化的信號通過TCV8(-0,-1,...)傳送至數(shù)字芯片3，然后由數(shù)字信號處理電路9處理。

在這種情況下，通過TCV8傳送的信號是電源電平或地(GND)電平的二進制信號，并且信號中不會產生錯誤，除非信號在大小上減小到電源電壓的大約一半。進一步，即使TCV8的寄生電容導致信號中的延遲，也不會在信號處理電路9的設置裕量內出現(xiàn)問題。

接下來，針對通過TCV傳送的信號是數(shù)字信號的另一配置示例給出描述。

圖2是示出使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第二配置示例的圖。

在這種情況下，在半導體裝置1A中，傳感器4的輸出信號不直接通過采樣開關6進行時間離散，而是通過提供在傳感器4附近的SH(sample hold，采樣保持)電路10(-0,-1,...)進行時間離散。

SH電路10可以以最簡單的方式僅通過開關和電容來實現(xiàn)。

接下來，針對通過TCV傳送的信號是數(shù)字信號的圖2中所示的配置示例應用于圖像傳感器的情況給出描述。

圖3是示出使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第三配置示例的圖，并且是示出將圖2中所示的配置示例應用于CMOS圖像傳感器的示例的圖。

注意，在圖3中，用相同的符號表示與圖1和2的那些組成部分相同的組成部分，以方便對于第三配置示例的理解。

主流CMOS圖像傳感器具有用于每個像素的FD(Floating Diffusion，浮空擴散)放大器，并且是選擇像素陣列中的特定行并且在列方向上同時讀取它們的列平行輸出型。

這是因為由于布置在像素中的FD放大器幾乎難以提供令人滿意的驅動性能，由此必須降低數(shù)據率的事實，而使得并行處理是有益的。

這種CMOS圖像傳感器20配置為包括用作傳感器陣列的像素陣列部分21和驅動像素的行選擇電路(V掃描器)22。

像素陣列部分21具有以M(行)×N(列)矩陣形式布置的像素電路30。

行選擇電路22控制像素陣列部分21的任何行中布置的像素的工作。行選擇電路22通過控制線LSEL、LRST和LTRG控制像素。

作為示例，圖3示出像素電路30中的每一個均包括四個晶體管的情況。

像素電路30具有例如由光電二極管(PD)構成的光電轉換元件(下文在必要時簡稱為PD)31。關于一個光電轉換元件31，像素電路30具有用作有源元件的四個晶體管，即：傳輸晶體管32、復位晶體管33、放大晶體管34和選擇晶體管35。

在CMOS圖像傳感器20中，F(xiàn)D(浮空擴散)(電容)和傳輸晶體管(傳輸開關)32實現(xiàn)圖2的框圖中所示的關于用作傳感器的光電轉換元件(光電二極管)31的采樣保持電路的功能。

第二，針對通過TCV傳送的信號是連續(xù)時間并量化的信號的情況給出描述。

圖4是示出使用層壓芯片的半導體裝置中通過TCV傳送的信號是連續(xù)時間并量化的信號的第一配置示例的圖。

如圖2所示的半導體裝置1A的情況中那樣，圖4所示的半導體裝置1C促使比較器23(-0,-1,...)將SH電路10離散化的信號與斜坡信號發(fā)生器(未示出)產生的斜坡波進行比較，從而將從傳感器4輸出的模擬信號轉換到時間軸信號。

半導體裝置1C通過TCV8將由此轉換的量化的傳感器信號傳送到數(shù)字芯片2C，并且利用計數(shù)器(TDC：Time to Digital Converter，時間到數(shù)字轉換器)24量化時間軸信息，從而獲得數(shù)字信號。

圖5是在時間軸上使用波形示出以上操作的圖。

當模擬信號和斜坡波RAMP的比較結果作為信號S23從比較器23輸出時，計數(shù)器24停止其計數(shù)操作并且確定出信號。這里，用于啟動斜坡波RAMP的時刻與用于利用計數(shù)器24啟動計數(shù)操作的時刻彼此同步。對于此操作，電壓信息被轉換到時間信息。

當使用這種傳送方法時，如同傳送數(shù)字信號的情況下那樣，通過TCV8傳送的信號被量化到電源電平或地(GND)電平。

圖6是示出使用層壓芯片的半導體裝置中將圖4中所示的配置應用于CMOS圖像傳感器的示例的圖。

注意在圖6中，用相同的符號表示與圖3和4的那些組成部分相同的組成部分，以方便對于半導體裝置的理解。

如圖4中的情況下那樣，半導體裝置促使比較器23(-0,-1,...)進行斜坡信號發(fā)生器23產生的斜坡波的比較，從而將從像素30輸出的模擬信號轉換到時間軸信號。

半導體裝置通過TCV8將由此轉換的量化的傳感器信號傳送到數(shù)字芯片3D，利用計數(shù)器(TDC)24量化時間軸信息，并且將獲得的數(shù)字信號存儲于鎖存器(存儲器)26。

鎖存器26中存儲的數(shù)字信號通過信號處理電路9經由傳輸線被水平地傳輸。

注意，以各個列布置的比較器23、計數(shù)器24和鎖存器26形成所謂的單斜率AD轉換器(ADC)。

圖7是示出一般單斜率AD轉換器的配置的圖。

圖7中所示的單斜率AD轉換器40配置為包括比較器41、計數(shù)器42和斜坡信號發(fā)生器43。

如上所述，在單斜率AD轉換器40中，比較器41將諸如DAC之類的斜坡信號發(fā)生器43產生的斜坡波(斜率信號)與輸入到AD轉換器40的輸入信號IN進行比較，以控制后級計數(shù)器42，從而進行AD轉換。

作為AD轉換器40的重要性能指標，噪聲特性是已知的。比較器41的噪聲性能對于AD轉換器40的噪聲特性通常占支配地位。噪聲的示例包括充當寬帶噪聲的熱噪聲、充當?shù)皖l噪聲的閃爍噪聲、RTS(Random-Telegraph-Signal)噪聲等，其每一個使噪聲特性惡化。

作為降低這種噪聲的方法，增大晶體管的尺寸和在比較器的第一級輸出布置鏡像電容(參見專利文獻2)一般已經是已知的。

引用列表

專利文獻

專利文獻1:日本專利特開第2011-159958號

專利文獻2:日本專利特開第2010-93641號

技術實現(xiàn)要素：

本發(fā)明要解決的問題

然而，如圖1到3所示那樣通過TCV傳送的信號為數(shù)字信號的情況產生以下問題。

第一個問題在于，量化器的分辨率的提升導致TCV的數(shù)目的增多。

如上所述，通常在圖像傳感器中同時讀取大約幾千個傳感器(像素)。在進行所述對策的情況下，必須提供通過將幾千乘以分辨率(比特數(shù))所獲得TCV，這導致過大面積和成本的增大。

第二個問題在于，通過TCV傳送的信號具有大的幅值。于是，需要以大的信號幅值對相比于普通通孔(VIA孔)具有更大寄生電容的TCV進行充電，這導致功率和電源噪聲的增大。

第三個問題在于，量化器自身的面積變大。為了實現(xiàn)傳感器，相比于數(shù)字芯片，一般在具有特殊步驟的工藝中制造模擬芯片，這導致單位面積的成本的增大。于是，模擬芯片的面積的增大很大程度上影響成本。

同時，通過TCV傳送的信號如圖4和6中所示那樣為連續(xù)時間和量化的信號的情況產生下列問題。

第一個問題在于，相鄰的TCV干擾信號。由于通過TCV發(fā)送的信號是電源電平或GND電平的二進制信號，因此TCV有可能干擾相鄰信號。

在這種系統(tǒng)中，當比較器的輸出基本上穩(wěn)定并接近電源電平或GND電平時，信號抵抗來自相鄰TCV的干擾。另一方面，當比較器的輸出正被改變時，信號易受來自相鄰TCV的干擾的影響。

這是由于比較器的輸出具有有限的上升時間，并且噪聲與信號的重疊在輸出超過特定電平時產生錯誤。

圖8是示出當相鄰TCV干擾信號時產生的誤差的影響的圖。

如果沒有發(fā)生來自相鄰TCV的干擾，則比較器的輸出CMOUT為虛線指示的那些。另一方面，如果發(fā)生來自相鄰TCV的干擾，則比較器的輸出CMOUT為實線指示的那些。當虛線和實線超過計數(shù)器的閾值VTH時產生錯誤ER。

在這種系統(tǒng)中，由于即使用于驅動SH電路的信號CLK 1的定時相同，比較器的信號上升的定時依據傳感器的輸出的電平而改變，因此難以以相同的定時管理信號。

另外，根據以上理由，當相鄰比較器的輸出幾乎同時改變時產生錯誤。因此，即使信號的定時彼此同步，在原理上也不能防止來自相鄰TCV的干擾。

TCV之間屏蔽的布置可以緩和此問題，但是增大了TCV之間的距離，這導致芯片的面積的增大。

第二個問題在于，增大的比較器的輸出信號導致功率和電源噪聲的增大。功率和電源噪聲的增大是由于與傳送數(shù)字信號的情況相同的原因所產生的。

第三個問題在于，比較器自身的面積如傳送數(shù)字信號的情況下那樣導致成本的增大。相比于傳送數(shù)字信號的情況，僅進行一個比較，且電路是簡單的。于是，相比于使用高分辨率的量化器的情況，成本的增加更小。然而，就比較器的數(shù)目而言，必須像TCV那樣提供幾千個比較器，這不能被忽視。

如上所述，在具有層壓結構并且處理從傳感器輸出的信號的半導體裝置中，為了防止相鄰TCV干擾信號，已經進行了電壓電平上的量化。

然后，上述安裝方法中的任何一個增大了具有許多制造步驟的模擬芯片的面積，這導致成本和通過TCV傳送的信號的幅值的增大。因此，功率和電源噪聲的增大變成個問題。

而且，鑒于使用單斜率AD轉換器的半導體裝置，作為降噪方法的晶體管的尺寸的增大作為副作用也增大了寄生電容，這導致電路的面積的增大和操作速度的減小。因此，出現(xiàn)諸如每個比較器的面積的增大和操作速度的限制之類的問題。另外，由于這些約束，難以獲得特定的降噪效果。

此外，在比較器的第一級輸出布置鏡像電容的方法中，由于其基本上為減小噪聲頻帶(即，噪聲操作頻帶)的方法，由此操作速度減低。因此，難以獲得特定的降噪效果。

進一步，由于噪聲通過頻帶的限制而降低的原理，此方法具有對于諸如閃爍噪聲和RTS噪聲之類的低頻噪聲沒有效果的問題。

在這些情況下，長久以來一直期望進一步降低噪聲，尤其是比較器中的低頻噪聲。

已經做出本技術以提供這樣的半導體裝置、固態(tài)圖像感測裝置和相機系統(tǒng)：其能夠降低通過相鄰通孔傳送的信號之間的干擾，防止通孔的數(shù)目的增多，減小其上具有傳感器的芯片的數(shù)目以及其安裝步驟的數(shù)目，并且最終降低成本。

用于解決問題的辦法

根據本技術的第一方面的半導體裝置包括：第一芯片，其具有以陣列形式布置的多個傳感器；以及第二芯片，第一芯片和第二芯片結合在一起以形成層壓結構，第一芯片和第二芯片之間的布線通過通孔連接，第一芯片通過對應的通孔，將通過對各個傳感器產生的模擬信號進行時間離散化所獲得的信號傳送至第二芯片，第二芯片具有以與第一芯片對信號采樣的定時不同的定時，采樣通過通孔從第一芯片傳送的信號的功能，以及量化采樣的信號以獲得數(shù)字信號的功能。

根據本技術的第二方面的固態(tài)圖像感測裝置包括：像素陣列部分和像素信號讀取部分，像素陣列部分具有以矩陣形式布置的多個像素，所述像素執(zhí)行光電轉換，像素信號讀取部分以多個像素為單位從像素陣列部分讀取時間離散化的像素信號，所述像素信號讀取部分具有多個比較器、多個計數(shù)器、第一芯片和第二芯片，所述多個比較器與像素的列的排列對應地布置，將讀取信號電位與斜坡信號進行比較，并且輸出基于比較結果的信號，所述多個計數(shù)器的操作由比較器的輸出進行控制，所述計數(shù)器計數(shù)對應比較器的比較次數(shù)進行計數(shù)以執(zhí)行量化，第一芯片和第二芯片結合在一起以形成層壓結構，第一芯片具有像素陣列部分和傳送時間離散化的模擬像素信號的信號線，第二芯片具有像素信號讀取部分，并且第一芯片和第二芯片具有通過通孔連接在其間的布線。

根據本技術的第三方面的相機系統(tǒng)包括：固態(tài)圖像感測裝置；以及光學系統(tǒng)，其在固態(tài)圖像感測裝置上形成被攝體圖像，所述像素包括像素陣列部分和像素信號讀取部分，所述像素陣列部分具有以矩陣形式布置的多個像素，所述像素執(zhí)行光電轉換，所述像素信號讀取部分以多個像素為單位從像素陣列部分讀取時間離散化的像素信號，所述像素信號讀取部分具有多個比較器、多個計數(shù)器、第一芯片和第二芯片，所述多個比較器與像素的列的排列對應地布置，將讀取信號電位與斜坡信號進行比較，并且輸出基于比較結果的信號，所述多個計數(shù)器的操作由比較器的輸出進行控制，該計數(shù)器計數(shù)對應比較器的比較次數(shù)進行計數(shù)以執(zhí)行量化，第一芯片和第二芯片結合在一起以形成層壓結構，第一芯片具有像素陣列部分和傳送時間離散化的模擬像素信號的信號線，第二芯片具有像素信號讀取部分，第一芯片和第二芯片具有通過通孔連接在其間的布線。

根據本技術的第四方面的成像裝置包括：像素陣列單元，包括多個像素，所述多個像素中的像素被配置為接收入射光，并輸出模擬信號；耦合到所述像素的多條信號線中的一條信號線；以及多個比較器和多個計數(shù)器；以及其中，所述多個比較器中的比較器包括第一放大器、第二放大器和布置在所述第一放大器的輸出節(jié)點與所述第二放大器的輸入節(jié)點之間的隔離器。

根據本技術的第五方面的電子設備，包括：光學系統(tǒng)；以及成像裝置，包括：像素陣列單元，包括多個像素，所述多個像素中的像素被配置為接收入射光，并輸出模擬信號；耦合到所述像素的多條信號線中的一條信號線；以及多個比較器和多個計數(shù)器；以及其中，所述多個比較器中的比較器包括第一放大器、第二放大器和布置在所述第一放大器的輸出節(jié)點與所述第二放大器的輸入節(jié)點之間的隔離器。

附圖說明

圖1是示出在使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第一配置示例的圖。

圖2是示出在使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第二配置示例的圖。

圖3是示出在使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散并量化的信號的第三配置示例的圖，并且是示出將圖2中所示的配置示例應用于CMOS圖像傳感器的示例的圖。

圖4是示出在使用層壓芯片的半導體裝置中通過TCV傳送的信號是連續(xù)時間并量化的信號的第一配置示例的圖。

圖5是在時間軸上使用波形示出圖4中所示的半導體裝置的操作的圖。

圖6是示出在使用層壓芯片的半導體裝置中通過TCV傳送的信號是時間離散化并量化的信號的第二配置示例的圖，并且是應用于CMOS圖像傳感器的圖。

圖7是示出一般單斜率AD轉換器的配置的圖。

圖8是示出當相鄰TCV干擾信號時產生的錯誤的干擾的圖。

圖9是示出根據本技術實施例的半導體裝置的層壓結構的示例的圖。

圖10是示出根據實施例的半導體裝置中電路等的第一布置配置示例的圖。

圖11是示出根據實施例的半導體裝置的信號之間的時間關系的圖。

圖12是示出根據實施例的半導體裝置中的電路等的第二布置配置示例的圖。

圖13是示出根據實施例的半導體裝置中的電路等的第三布置配置示例的圖。

圖14是使用時間軸波形示出通過圖13中所示的半導體裝置的操作可以降低來自相鄰列的干擾的圖。

圖15是示出根據實施例的CMOS圖像傳感器(固態(tài)圖像感測裝置)的基本配置示例的圖。

圖16是示出根據實施例的由四個晶體管構成的CMOS圖像傳感器的像素的示例的圖。

圖17是示出根據實施例的具有列平行ADC的CMOS圖像傳感器(固態(tài)圖像感測裝置)的配置示例的框圖。

圖18是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第一布置配置示例的圖。

圖19是示出用于傳送離散時間模擬信號的TCV被集中并且與用于傳送數(shù)字信號的TCV分離的示例的圖。

圖20是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第二布置配置示例的圖。

圖21是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第三布置配置示例的圖。

圖22是示出根據實施例的比較器的第一配置示例的電路圖。

圖23是示出根據實施例的具有隔離器并且能夠降低低頻噪聲的比較器的基本構思的圖。

圖24是示出作為圖23中所示的比較器的比較示例的、沒有隔離器的比較器的基本構思的圖。

圖25是示出在圖23所示的根據實施例的比較器的Gm放大器的輸入節(jié)點和輸出節(jié)點之間存在寄生電容的示例的圖。

圖26是示出圖25中所示的配置示例中輸入斜率信號時產生的節(jié)點的寄生電容和波形的圖。

圖27是示出作為圖24中所示的比較示例的Gm放大器的輸入節(jié)點和輸出節(jié)點之間存在寄生電容的示例的圖。

圖28是示出圖27中所示的配置示例中輸入斜率信號時產生的節(jié)點的寄生電容和波形的圖。

圖29是用于說明比較器的第一級Gm放大器的噪聲源的圖。

圖30是示出將電壓噪聲轉換為時間噪聲的示例的圖。

圖31是示出根據實施例的能夠降低低頻噪聲的比較器的第一電路配置示例的圖。

圖32是示出根據實施例的能夠降低低頻噪聲的比較器的第二電路配置示例的圖。

圖33是示出根據實施例的能夠降低低頻噪聲的比較器的第三電路配置示例的圖。

圖34是示出根據實施例的能夠降低低頻噪聲的比較器的第四電路配置示例的圖。

圖35是示出根據實施例的能夠降低低頻噪聲的比較器的第五電路配置示例的圖。

圖36是示出根據實施例的能夠降低低頻噪聲的比較器的第六電路配置示例的圖。

圖37是用于說明根據實施例的能夠降低低頻噪聲的比較器的有效安裝示例的圖。

圖38是示出應用了根據實施例的固態(tài)圖像感測裝置的相機系統(tǒng)的配置的示例的圖。

具體實施方式

下文參照附圖，針對本技術的實施例給出描述。

注意，將以下列順序給出描述。

1.半導體裝置的概述

1.1半導體裝置中的第一布置配置示例

1.2半導體裝置中的第二布置配置示例

1.3半導體裝置中的第三布置配置示例

2.固態(tài)圖像感測裝置的概述

2.1固態(tài)圖像感測裝置的基本配置示例

2.2具有列平行ADC的固態(tài)圖像感測裝置的配置示例

2.3固態(tài)圖像感測裝置中的第一布置配置示例

2.4固態(tài)圖像感測裝置中的第二布置配置示例

2.5固態(tài)圖像感測裝置中的第二布置配置示例

3.比較器的配置示例

3.1比較器的基本配置示例

3.2能夠降低低頻噪聲的比較器的基本配置示例

3.3能夠降低低頻噪聲的比較器的特定電路配置示例

4.相機系統(tǒng)的配置示例

<1.半導體裝置的概述>

圖9是示出根據實施例的半導體裝置的層壓結構的示例的圖。

根據實施例的半導體裝置100具有多個傳感器，其以陣列形式布置并且包括光電轉換元件等。

下文首先描述具有這種配置的半導體裝置的配置示例。然后描述充當固態(tài)圖像感測裝置的CMOS圖像傳感器的配置示例，作為半導體裝置的示例。進一步，描述具有高降噪效果并且可應用于固態(tài)圖像感測裝置的單斜率AD轉換器的特定配置示例。

如圖9中所示，半導體裝置100具有第一芯片(上方芯片)110和第二芯片(下方芯片)120的層壓結構。

層壓的第一芯片110和第二芯片120通過形成在第一芯片110中的通孔(TCV)電氣地彼此連接。

按第一和第二芯片110和120以晶圓級別結合在一起并通過分割切開的方式，半導體裝置100形成為具有層壓結構。

在上方和下方兩個芯片的層壓結構中，第一芯片110由具有以陣列形式布置的多個傳感器的模擬芯片(傳感器芯片)形成。

第二芯片120由邏輯芯片(數(shù)字芯片)形成，所述邏輯芯片包括量化通過TCV從第一芯片110傳輸?shù)哪M信號的電路以及信號處理電路。

第二芯片120具有結合墊BPD和輸入/輸出電路，并且第一芯片110具有用于布線結合到第二芯片120的開口OPN。

然后，根據實施例的兩個芯片的層壓結構的半導體裝置100具有下列特性配置。

例如，通過通孔(TCV)進行第一芯片110和第二芯片120之間的電連接。

TCV布置在芯片端部或者墊和電路區(qū)域之間。

例如，用于傳送控制信號和提供電力的TCV主要集中在芯片的四個角，通過其可以減小第一芯片110的信號布線區(qū)域。

第一芯片110的布線層的數(shù)目的減少導致電源線的電阻的增大和IR降的增大。作為針對此問題的對策，TCV的有效布置可以通過使用第二芯片120的布線來改善第一芯片110中電源的噪聲控制、穩(wěn)定供給等。

<1.1半導體裝置中的第一布置配置示例>

圖10是示出根據實施例的半導體裝置中電路等的第一布置配置示例的圖。

在圖10所示的半導體裝置100A中，第一芯片110A和第二芯片120A被二維地展開以方便對于諸如層壓結構的第一芯片110A和第二芯片120A之類的電路的布置的理解。

第一芯片110A具有以矩陣形式布置的多個傳感器111(-0,-1,...)以及傳送從傳感器111(-0,-1,...)輸出的模擬信號(傳感器信號)的第一信號線LSG1(-0,-1,..)。

在第一芯片110A中，以第一時鐘CLK11采樣傳感器111(-0,-1,...)的傳感器信號的采樣保持(SH)電路112(-0,-1,...)布置在第一信號線LSG1(-0,-1,...)上。

在第一信號線LSG1(-0,-1,...)上，布置放大從采樣保持(SH)電路112(-0,-1,...)輸出的傳感器信號的放大器113(-0,-1,...)。

進一步，第一芯片110A具有TCV 114(-0,-1,...)，其將第一信號線LSG1(-0,-1,...)電連接到第二芯片120A側并且傳送傳感器信號。

注意，盡管在圖中沒有示出，但是第一芯片110A具有用于提供電力并且傳送控制信號的TCV。

第二芯片120A具有第二信號線LSG2(-0,-1,...)，其連接到形成在第一芯片110A中的各個TCV 114。

在第二信號線LSG2(-0,-1,...)上，布置以第二時鐘CLK12對通過TCV114傳送的傳感器信號進行采樣的采樣開關121(-0,-1,...)。

在第二信號線LSG2(-0,-1,...)上，布置對由采樣開關121(-0,-1,...)采樣的信號進行量化的量化器122(-0,-1,...)。

第二芯片120A具有信號處理電路123，其進行量化器122(-0,-1,...)量化的信號的數(shù)字計算處理。

在半導體裝置100A中，從傳感器111輸出的信號由SH電路112采樣保持，然后通過放大器113傳送至TCV 114。

這里，如果從來自SH電路112的傳感器111輸出的信號的能量實質上很大，則可以不布置放大器。

通過TCV 114傳送的信號由用作邏輯芯片(數(shù)字芯片)的第二芯片120A的采樣開關121采樣，然后由量化器122在電壓方向上量化。由此數(shù)字化的數(shù)據由信號處理電路123計算。

根據圖2中所示的技術，通過TCV傳送的信號在電壓方向上被量化。

相反，根據本技術，通過TCV傳送的信號在時間軸上被離散化。換言之，通過TCV傳送的信號是連續(xù)信號，即電壓方向上的離散時間模擬信號。

此外在這種情況下，在信號中出現(xiàn)來自相鄰TCV 114的干擾。

然而，通過適當?shù)乜刂芐H電路112對信號采樣保持的第一時鐘CLK11的定時和在第二芯片120A中對離散時間模擬信號進行采樣的第二時鐘CLK12的定時，可以防止關于信號的來自相鄰TCV的干擾。

圖11(A)到(C)是示出根據實施例的半導體裝置的信號之間的時間關系的圖。

圖11(A)示出向其提供通過TCV傳送的信號的節(jié)點ND11的信號波形，圖11(B)示出第一時鐘CLK11，而圖11(C)示出第二時鐘CLK12。

現(xiàn)在關注通過TCV 144傳送的離散時間模擬信號的節(jié)點ND11。

由于第一時鐘CLK11使用對于與所有傳感器111連接的SH電路112公共的定時，因此節(jié)點ND11的信號轉變時間和相鄰節(jié)點ND12的信號轉變時間理想地彼此同步。

然而，如果例如由于信號通過布線的延遲而在節(jié)點ND11和節(jié)點N12之間用于輸出來自傳感器的信號的定時中出現(xiàn)錯誤，則如圖11(A)中所示那樣，在節(jié)點N11的信號中產生由于干擾發(fā)生的晶須(whisker)。

然而，信號在傳送一個數(shù)據的間隔中已經由SH電路112進行時間離散化。因此，信號在該間隔中具有固定值，并且在充足時間經過后被穩(wěn)定在期望值。

半導體裝置被驅動，使得以信號被穩(wěn)定在實質值的定時處使用第二時鐘CLK12進行采樣，從而使得可以將由來自TCV 114的干擾所導致的錯誤降低到可忽略的級別。

<1.2半導體裝置中的第二布置配置示例>

圖12是示出根據實施例的半導體裝置中的電路等的第二布置配置示例的圖。

圖12中所示的半導體裝置100B在下列要點上不同于圖10中所示的半導體裝置100A。

即，在第二芯片120B中，采樣開關121(-0,-1,...)和量化器122(-0,-1,...)以顛倒的順序(顛倒地連接)布置在第二信號線LSG2(-0,-1,...)上。

根據本技術，可以以連續(xù)時間的量化和連接至量化器122的采樣開關121的順序進行第二時鐘CLK12的時刻的采樣和量化。

在這種情況下，通過關于信號的觸發(fā)器電路的提供來實現(xiàn)采樣開關121的操作。

圖10中所示的配置在采樣開關121斷開時可以產生kT/C噪聲，其可能導致問題。然而，圖12中所示的配置不受kT/C噪聲影響。

<1.3半導體裝置中的第三布置配置示例>

圖13是示出根據實施例的半導體裝置中的電路等的第三布置配置示例的圖。

圖13中所示的半導體裝置100C在下列要點上不同于圖10和12中所示的半導體裝置100A和100B。

即，第二芯片120C具有比較器124(-0,-1,...)和計數(shù)器125(-0,-1,...)，而不是采樣開關和量化器。

在第二芯片120C中，比較器124將斜坡信號RAMP與通過TCV 114傳送的傳感器信號進行比較，以從電壓軸轉換到時間軸，然后計數(shù)器125量化時間信息。

圖14示出可以基于與圖11的原理相同的原理降低來自相鄰列的干擾。在圖13所示的配置中，以斜坡波RAMP與信號比較并且通過計數(shù)器124將時間轉換到數(shù)字值的形式進行AD轉換操作。于是，AD轉換器在斜坡波和計數(shù)器124不工作時不取回信號。

這里，如圖14中所示，在信號LSGO-N的輸出基本上穩(wěn)定后，斜坡波的轉變和計數(shù)器的操作開始，從而使得可以如圖11的情況下那樣降低由來自相鄰TCV的干擾所導致的錯誤。

<2.固態(tài)圖像感測裝置的概述>

將針對作為根據實施例的半導體裝置的示例的、用作固態(tài)圖像感測裝置的CMOS圖像傳感器的配置示例給出描述。

<2.1固態(tài)圖像感測裝置的基本配置>

圖15是示出根據實施例的CMOS圖像傳感器(固態(tài)圖像感測裝置)的基本配置示例的圖。

圖15中所示的CMOS圖像傳感器200具有像素陣列部分210、行選擇電路(Vdec)220和列讀取電路(AFE)230。

行選擇電路220和列讀取電路230形成像素信號讀取部分。

用作半導體裝置的CMOS圖像傳感器200采用圖9中所示的層壓結構。

根據實施例，層壓結構基本上配置為使得第一芯片110具有像素陣列部分210，并且第二芯片120具有形成像素信號讀取部分的行選擇電路220和列讀取電路230。

然后，用于驅動像素的信號、像素(傳感器)的模擬讀取信號、電源電壓等通過形成在第一芯片110中的TCV，在第一芯片110和第二芯片120之間傳輸。

像素陣列部分210具有以M(行)×N(列)(矩陣)形式二維布置的多個像素電路210A。

圖16是示出根據實施例的由四個晶體管構成的CMOS圖像傳感器的像素的示例的圖。

像素電路210A具有例如由光電二極管(PD)構成的光電轉換元件(下文在必要時簡稱為PD)211。

然后，相對于一個光電轉換元件211，像素電路210A具有作為有源元件的四個晶體管，即：傳輸晶體管212、復位晶體管213、放大晶體管214和選擇晶體管215。

光電轉換元件211將入射光光電地轉換到與光量對應的量的電荷(這里，電子)。

用作傳輸元件的傳輸晶體管212連接在光電轉換元件211和用作輸入節(jié)點的浮空擴散FD之間。將用作控制信號的傳輸信號TRG通過傳輸控制線LTRG提供給傳輸晶體管212的柵極(傳輸門)。

由此，傳輸晶體管212將光電轉換元件211光電轉換的電子傳輸?shù)礁】諗U散FD。

復位晶體管213連接在電源VDD提供到的電源線LVDD和浮空擴散FD之間。將用作控制信號的復位信號RST通過復位控制線LRST提供給復位晶體管213的柵極。

因此，用作復位元件的復位晶體管213將浮空擴散FD的電位復位到電源線LVDD的電位。

浮空擴散FD連接到用作放大元件的放大晶體管214的柵極。即，浮空擴散FD用作充當放大元件的放大晶體管214的輸入節(jié)點。

放大晶體管214和選擇晶體管215串聯(lián)連接在電源電壓VDD提供到的電源線LVDD和信號線LSGN之間。

由此，放大晶體管214通過選擇晶體管215連接到信號線LSGN，并且構成具有像素外部的恒定電流源Is的源極跟隨器電路。

然后，將對應于地址信號的用作控制信號的選擇信號SEL通過選擇控制線LSEL提供到選擇晶體管215的柵極，并且選擇晶體管215導通。

當選擇晶體管215導通時，放大晶體管214放大浮空擴散FD的電位，并且將對應于該電位的電壓輸出到信號線LSGN。將通過信號線LSGN從每個像素輸出的電壓輸出到列讀取電路230。

由于傳輸晶體管212、復位晶體管213和選擇晶體管215的各個柵極例如以行為單元連接，因此對于一行的每個像素同時進行這些操作。

在像素陣列部分210中，復位控制線LRST、傳輸控制線LTRG和選擇控制線LSEL的布線作為組以像素布置的行為單元加以安裝。

控制線LRST、LTRG和LSEL中的每一個具有M條線。

復位控制線LRST、傳輸控制線LTRG和選擇控制線LSEL由行選擇電路220驅動。

如上所述，具有這種配置的像素陣列部分210包括信號布線和控制布線，并且形成在第一芯片110中。

進一步，根據實施例，構成源極跟隨器電路(其中，放大晶體管214布置在第一芯片110中)的恒定電流源IS布置在第二芯片120中。

行選擇電路220控制布置在像素陣列部分210的任何行中的像素的操作。行選擇電路220通過控制線LSEL、LRST和LTRG控制像素。

例如，依據快門模式開關信號，行選擇電路220將曝光系統(tǒng)切換到針對每行進行曝光的轉動(rolling)快門系統(tǒng)或者針對所有像素同時進行曝光的全局快門系統(tǒng)，從而進行圖像驅動控制。

列讀取電路230接收由行選擇電路220通過信號輸出線LSGN讀取并控制的像素的行的數(shù)據，然后將接收到的數(shù)據傳輸?shù)胶蠹壍男盘柼幚黼娐贰?/p>

列讀取電路230包括CDS電路和ADC(Analog Digital Converter，模數(shù)轉換器)。

<2.2具有列平行ADC的固態(tài)圖像感測裝置的配置示例>

注意，根據實施例的CMOS圖像傳感器不特別受限，而是可以配置為例如具有列平行模數(shù)轉換裝置(下文縮寫為ADC)的CMOS圖像傳感器。

圖17是示出根據實施例的具有列平行ADC的CMOS圖像傳感器(固態(tài)圖像感測裝置)的配置示例的框圖。

如圖17中所示，固態(tài)圖像感測元件300具有用作圖像感測部分的像素陣列部分310、用作像素驅動部分的行選擇電路320、水平傳輸掃描電路330和定時控制電路340。

而且，固態(tài)圖像感測元件300具有ADC組350、用作斜坡信號發(fā)生器的數(shù)模轉換裝置(下文縮寫為DAC(Digital Analog Converter，數(shù)模轉換器))360、放大電路(S/A)370、信號處理電路380和水平傳輸線390。

像素陣列部分310具有例如圖16中所示的以矩陣形式布置的多個像素，每個像素具有光電轉換元件(光電二極管)和像素內(in-pixel)放大器。

進一步，固態(tài)圖像感測元件300具有用作控制電路的跟隨電路，其相繼地讀取從像素陣列部分310傳輸?shù)男盘枴?/p>

即，固態(tài)圖像感測元件300具有作為控制電路的產生內部時鐘的定時控制電路340、控制行地址和行掃描的行選擇電路320、以及控制列地址和列掃描的水平傳輸掃描電路330。

在ADC組350中，布置每一個均具有比較器351、計數(shù)器352和鎖存器353的多列的單斜率ADC。

比較器351將具有通過以樓梯圖案改變DAC 360產生的基準電壓所獲得的斜坡波形(RAMP)的基準電壓Vslop與針對每條行線通過垂直信號線LSGN從像素獲得的模擬信號進行比較。

計數(shù)器352對比較器351的比較次數(shù)進行計數(shù)。

ADC組350具有n位數(shù)字信號轉換功能，并且被布置用于每條垂直信號線(列線)以組成列平行ADC塊。

鎖存器353的輸出連接到例如具有2n位寬度的水平傳輸線390。

進一步，布置對應于水平傳輸線390的2n個放大電路370和信號處理電路380。

在ADC組350中，針對每個列布置的比較器351將讀取到垂直信號線LSGN的模擬信號(電位VSL)與基準電壓Vslop(具有特定傾斜度并且線性地變化的斜率波形)進行比較。

此時，針對每列布置的計數(shù)器352如對于比較器351的情況那樣操作。以斜坡波形RAMP的特定電位Vslop對應于計數(shù)器值而改變的這種方式，將垂直信號線的電位(模擬信號)VSL轉換到數(shù)字信號。

為了改變基準電壓Vslop，將電壓的變化轉換到時間的變化，并且以特定周期(時鐘)對時間計數(shù)以將電位轉換到數(shù)字值。

然后，當模擬電信號VSL穿過基準電壓Vslop時，比較器351的輸出被反相以停止計數(shù)器352的輸入時鐘，從而完成AD轉換。

在上述的AD轉換完成后，水平傳輸掃描電路330通過水平傳輸線390和放大電路370將鎖存器353保持的數(shù)據輸入到信號處理電路380，從而產生二維圖像。

由此進行列平行輸出處理。

注意，下面詳細描述這里采用的比較器351的特定配置。

用作半導體裝置的CMOS圖像傳感器300還采用圖9中所示的層壓結構。

在根據實施例的層壓結構中，第一芯片110主要包括像素陣列部分310。

第二芯片120具有行選擇電路320、水平傳輸掃描電路330、定時控制電路340、ADC組350、DAC(斜坡信號發(fā)生器)360、放大電路(S/A)370、信號處理電路380和水平傳輸線390。

然后，通過形成在第一芯片110中的TCV，在第一芯片110和第二芯片120之間傳輸用于驅動像素的信號、像素(傳感器)的模擬讀取信號、電源電壓等。

<2.3固態(tài)圖像感測裝置中的第一布置配置示例>

這里，將針對具有圖17中所示的列平行ADC的CMOS圖像傳感器的組成部分布置在層壓結構的第一芯片和第二芯片中的配置示例給出描述。

圖18是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第一布置配置示例的圖。

此外，在圖18中，第一芯片110D和第二芯片120D被二維地展開以方便對于諸如層壓結構的第一芯片110D和第二芯片120D之類的電路等的布置的理解。

進一步，在圖18中，省略了定時控制電路340、放大電路370和信號處理電路380。第二芯片11D也具有這些電路。

如上所述，在層壓結構中，第一芯片110D主要具有像素陣列部分310。

第二芯片120D具有行選擇電路320、水平傳輸掃描電路330、定時控制電路340、ADC組350的比較器351、計數(shù)器352、鎖存器353和DAC(斜坡信號發(fā)生器)360。

然后，用于驅動像素的信號、像素(傳感器)的模擬讀取信號、電源電壓等通過形成在第一芯片110D中的TCV 114，在第一芯片110D和第二芯片120D之間傳輸。

注意，根據實施例，構成像素的放大晶體管等布置在第一芯片110D中的源極跟隨器電路的電流源IS布置在第二芯片120D中。

以與圖13中所示的方式相同的方式進行圖18中所示的組成部分的例示布置。

在圖18所示的CMOS圖像傳感器300A中，傳輸控制信號TRG(其從列選擇電路320輸出，并且用于控制傳輸晶體管(傳輸開關)的導通/截止)具有與圖13中所示的第一時鐘CLK11的功能相同的功能。

另一方面，用于產生斜坡波的定時受控以基本上穩(wěn)定VSL(m)，從而使得可以如圖14中所示那樣，在降低由來自相鄰TCV的干擾引起的錯誤的同時傳送信號。

圖19是示出用于傳送離散時間模擬信號的TCV被集中并且與用于傳送數(shù)字信號的TCV分離的示例的圖。

此配置可以降低來自相鄰TCV的干擾。

然而，在圖18所示的系統(tǒng)中，例如，行選擇電路320輸出用于接通/斷開開關的普通數(shù)字信號，并且不易于基于這些信號降低對于信號線LSGN(n)的干擾。

因此，根據本技術，如圖19中所示，集中用于傳送離散時間模擬信號的TCV并且使這種TCV與用于傳送數(shù)字信號的TCV分離是有效的。

在圖19所示的示例中，第一芯片110E具有用于傳送數(shù)字信號的TCV布置在圖19中像素陣列部分310的右側和左側兩者的區(qū)域410和420。

進一步，布置用于傳送模擬信號的TCV的區(qū)域430形成在圖19中像素陣列部分310的下側。

<2.4固態(tài)圖像感測裝置中的第二布置配置示例>

圖20是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第二布置配置示例的圖。

圖20中所示的CMOS圖像傳感器300B示出由像素陣列部分310B中的多個像素共享一個浮空擴散FD的情況。

在圖20所示的示例，浮空擴散FD、復位晶體管213、放大晶體管214和選擇晶體管215由兩個像素共享。

每個像素配置為包括光電轉換元件(光電二極管)211和傳輸晶體管212。

此外，在這種情況下，第一芯片110F主要具有像素陣列部分310B，并且其他配置與圖18中所示的那些配置相同。

<2.5固態(tài)圖像感測裝置中的第三布置配置示例>

圖21是示出根據實施例的具有列平行ADC的CMOS圖像傳感器中的電路等的第三布置配置示例的圖。

如圖20的情況下那樣，圖21中所示的CMOS圖像傳感器300C示出由像素陣列部分310C中的多個像素共享一個浮空擴散FD的情況。

此外，在這種情況下，第一芯片110G主要具有像素陣列部分310C。

在此示例中，TCV 114G形成在共享的區(qū)域附近。

以形成在第一芯片110G和第二芯片120G中的金屬(例如，Cu)制成的連接電極通過金屬彼此連接的方式形成TCV 114G。輸出到信號線LSGN的像素信號通過TCV 114G提供給第二芯片120G的比較器351。

<3.比較器的配置示例>

接下來，針對應用于ADC組并且形成列ADC的比較器351的特定配置示例給出描述。

在進行上述本技術時，存在這樣的顧慮：用作數(shù)字芯片的第二芯片中布置的量化器和比較器的噪聲變得大于模擬芯片中布置的量化器和比較器的噪聲。

下文針對圖17到21中所示的對于CMOS圖像傳感器中的噪聲有效的比較器的配置示例給出描述。

<3.1比較器的基本配置示例>

圖22是示出根據實施例的比較器的第一配置示例的電路圖。

下文用符號500表示比較器。

圖22示出使用鏡像電容來極大地限制頻帶以降低噪聲的比較器的配置示例。利用這種配置，促使比較器輸出小的噪聲能量。因此，可以補償在用作數(shù)字芯片的第二芯片中布置比較器時導致的缺點。

如圖22中所示，針對每個列布置的比較器500具有第一放大器510、第二放大器520和用作用于呈現(xiàn)鏡像效應的電容的電容器C530，第一放大器510和第二放大器520級聯(lián)連接到彼此。

進一步，電容連接在第二級的第二放大器520的源極接地放大器的輸入和輸出之間。電容呈現(xiàn)鏡像效應，由此等效于與源極接地輸入連接的增益倍增電容。

由此，比較器500的頻帶由于小電容而極大地變窄。

為了確定啟動行操作時每個列的工作點，比較器500具有初始化(自動零點：AZ)和采樣功能。

注意，根據實施例，第一導電類型是p溝道或n溝道，第二導電類型是n溝道或p溝道。

第一放大器510具有作為絕緣柵型場效應晶體管的p溝道MOS(PMOS)晶體管PT511～PT514和n溝道MOS(NMOS)晶體管NT511～NT513。

第一放大器510具有作為AZ水平的采樣電容(輸入電容)的第一和第二電容器C511和C512。

PMOS晶體管PT511的源極和PMOS晶體管PT512的源極連接到供電電位源VDD。

PMOS晶體管PT511的漏極連接到NMOS晶體管NT511的漏極，并且節(jié)點ND511形成在它們之間的連接點處。進一步，PMOS晶體管PT511的漏極和柵極連接到彼此，并且它們之間的連接點連接到PMOS晶體管512的柵極。

PMOS晶體管PT512的漏極連接到NMOS晶體管NT512的漏極，并且第一放大器510的輸出節(jié)點ND512形成在它們之間的連接點處。

NMOS晶體管NT511的源極和NMOS晶體管NT512的源極連接到彼此，并且它們之間的連接點連接到NMOS晶體管NT513的漏極。NMOS晶體管NT513的源極連接到基準電位源(例如，地電位)GND。

NMOS晶體管NT511的柵極連接到電容器C511的第一電極，節(jié)點ND513形成在它們之間的連接點處。進一步，電容器C511的第二電極連接到斜坡信號RAMP的輸入端子TRAMP。

NMOS晶體管NT512的柵極連接到電容器C512的第一電極，節(jié)點ND514形成在它們之間的連接點處。進一步，電容器C512的第二電極連接到模擬信號VSL的輸入端子TVSL。

而且，NMOS晶體管NT513的柵極連接到偏置信號BIAS的輸入端子TBIAS。

PMOS晶體管PT513的源極連接到節(jié)點ND511，并且其漏極連接到節(jié)點ND513。PMOS晶體管PT514的源極連接到節(jié)點ND512，并且其漏極連接到節(jié)點ND514。

進一步，PMOS晶體管PT513和PT514的柵極共同連接到低電平的輸入端子TPSEL和有源第一AZ信號PSEL。

在具有這種配置的第一放大器510中，PMOS晶體管PT511和PT512構成電流鏡像電路。

進一步，NMOS晶體管NT511和NT512構成使用NMOS晶體管NT513作為電力供應源的差分比較部分(跨導放大器(Gm放大器))511。

進一步，PMOS晶體管PT513和PT514用作AZ(自動零點：初始化)開關，電容器C511和C512用作AZ水平的采樣電容。

然后，第一放大器510的輸出信號1stcomp從輸出節(jié)點ND512輸出到第二放大器520。

第二放大器520具有PMOS晶體管PT521、NMOS晶體管NT521和NT522、以及充當AZ水平的采樣電容的第三電容器C521。

PMOS晶體管PT521的源極連接到供電電位源VDD，其柵極連接到第一放大器510的輸出節(jié)點ND512。

PMOS晶體管PT521的漏極連接到NMOS晶體管NT521的漏極，輸出節(jié)點ND521形成在它們之間的連接點處。

NMOS晶體管NT521的源極連接到地電位GND，其柵極連接到電容器C521的第一電極。節(jié)點ND522形成在它們之間的連接點。電容器C521的第二電極連接到地電位GND。

NMOS晶體管NT522的漏極連接到節(jié)點ND521，其源極連接到節(jié)點ND522。

進一步，NMOS晶體管NT522的柵極連接到高電平的輸入端子TNSEL和有源第二AZ信號NSEL。

第二AZ信號NSEL具有與提供給第一放大器510的第一AZ信號PSEL的電平互補的電平。

在具有這種配置的第二放大器520中，PMOS晶體管PT521構成輸入和放大電路。

進一步，NMOS晶體管PT522用作AZ開關，并且電容器C521用作AZ水平的采樣電容。

進一步，第二放大器520的輸出節(jié)點ND521連接到比較器500的輸出端子TOUT。

電容器C530的第一電極連接到作為源極接地放大器的PMOS晶體管PT521的柵極(輸入)，并且其第二電極連接到PMOS晶體管PT521的漏極(輸出)。

電容器C530呈現(xiàn)鏡像效應，由此等效于與源極接地輸入連接的增益倍增電容。

假設PMOS晶體管PT521的增益為A_V2并且電容器C530的電容為C，第一放大器510的輸出的電容為像{C×(1+A_V2)}這樣的倍增增益。因此，電容器C530的電容值可以是小的。

由此，比較器500的頻帶由于小電容而極大地變窄。

在比較器500的第一級的第一放大器510的輸出中的鏡像電容的布置中，基本上采用降低噪聲帶(即，噪聲工作帶)的方法。因此，操作速度減小，并且特定的降噪效果是小的。

而且，由于通過頻帶的限制減小噪聲的原則，此配置對于諸如閃爍噪聲和RTS噪聲之類的低頻噪聲不是有效的。

下文對能夠進一步降噪(尤其是比較器500中的低頻噪聲)的配置做出描述。

下面描述的比較器具有第一放大器的配置中的特性。

注意，在下面的描述中，基本上用相同的符號表示與圖22的那些組成部分相同的組成部分，以方便對組成部分的理解。

<3.2能夠降低低頻噪聲的基本配置示例>

[配置的基本構思]

圖23是示出根據實施例的具有隔離器并且能夠降低低頻噪聲的比較器的基本構思的圖。

圖24是示出作為圖23中所示比較器的比較示例的沒有隔離器的比較器的基本構思的圖。

根據實施例的比較器500A具有第一放大器510A和跟隨第一放大器510A的第二放大器520B，所述第一放大器510A包括自動零點電平的采樣電容C511和C512、自動零點開關AZS511和第一級跨導(Gm)放大器511。

然后，根據實施例的比較器500A與作為比較示例的圖24中所示的比較器500B的不同之處在于，其包括布置在第一放大器510A的至少輸出節(jié)點一側并且用于降低電壓波動的隔離器。

注意，圖23和24僅示出第一放大器510A的后級的第二放大器，但是放大器的數(shù)目不受限制。

進一步，在下面的描述中，將第一放大器510A的一個輸入側的節(jié)點ND513視為節(jié)點a，將其另一輸入側的節(jié)點ND514視為節(jié)點b。而且，將第一放大器510A的Gm放大器511的輸出部分視為節(jié)點c，將第一放大器510A的輸出節(jié)點ND512視為節(jié)點d。

第一放大器510A的差分比較部分(Gm放大器)511的輸出部分的節(jié)點c對應于圖22所示比較器500中的第一放大器510的NMOS晶體管NT512的漏極端子。

隔離器530將第一級Gm放大器511的輸出節(jié)點c的電壓與大幅值電壓節(jié)點d隔離，并且盡可能地將其保持在恒定電平。

自動零點開關AZS511連接在隔離器530的輸出節(jié)點d和高阻抗節(jié)點b之間。

[輸入斜率信號時產生的波形]

這里，考慮將固定的輸入信號輸入至比較器的一個輸入(IN2)并且將斜率信號輸入至其另一輸入(IN1)的情況。這里，斜率信號指的是信號電平如RAMP波形的情況下那樣以特定傾斜度增大或減小的信號。

圖25是示出在根據圖23所示的實施例的比較器的Gm放大器的輸入節(jié)點和輸出節(jié)點之間存在寄生電容的示例的圖。

圖26(A)到(D)是示出圖25中所示的配置示例中輸入斜率信號時產生的各個節(jié)點的寄生電容和波形的圖。

圖27是示出作為圖24中所示的比較示例的Gm放大器的輸入節(jié)點和輸出節(jié)點之間存在寄生電容的示例的圖。

圖28(A)到(D)是示出圖27中所示的配置示例中輸入斜率信號時產生的各個節(jié)點的寄生電容和波形的圖。

當固定的輸入信號和斜率信號分別輸入至根據實施例的比較器500A的一個輸入(IN2)和另一輸入(IN1)時，如圖26(B)所示那樣，節(jié)點d具有相比于輸入斜率信號大得多的斜率的波形。

然而，隔離器530將第一級Gm放大器511的輸出節(jié)點c的電壓保持在恒定電平。

于是，即使節(jié)點b和節(jié)點c之間存在寄生電容Cp，如圖26(C)中所示那樣，節(jié)點b也保持在恒定電壓，而不遭受干擾。

于是，如圖26(D)中所示，輸入斜率(IN1)直接用作比較器500A的第一級Gm放大器511的差分輸入信號(a-b)。

另一方面，在比較示例的比較器500B的配置中，如圖28(B)中所示，節(jié)點c具有極其大的斜率的波形。

由此，斜率通過存在于節(jié)點b和節(jié)點c(圖7)之間的寄生電容Cp提供給節(jié)點b。

結果，如圖28(D)中所示，比較器500B的第一級Gm放大器的差分輸入信號(a-b)的斜率相比于輸入斜率(IN1)大大地減小。

[降噪]

接下來，考慮降噪。

圖29是用于說明比較器的第一級Gm放大器的噪聲源的圖。

圖30(A)和(B)是示出將電壓噪聲轉換為時間噪聲的示例的圖。

在比較器500A和500B的第一級Gm放大器511中，存在恒定的輸入轉換噪聲源。如圖29中所示，可以如輸入轉換噪聲源NOS那樣描述噪聲源。

當固定的輸入信號和斜率信號(波形)分別輸入至比較器500A和500B的一個輸入(IN2)和另一輸入(IN1)時，以如圖30(A)和(B)中所示那樣的方式轉換上述噪聲源。

即，將第一級Gm放大器511的差分輸入信號(a-b)的斜率轉換到作為轉換增益的時間軸噪聲(即，抖動)

于是，隨著差分輸入信號(a-b)的斜率的衰減，比較器500A和500B的輸出噪聲增大。

如上所述，此配置的比較器500A如圖30(A)中所示那樣降低斜率的衰減。結果，比較器500A的輸出噪聲降低。

注意，比較器500A的第一級Gm放大器511的操作隨著差分輸入信號(a-b)的斜率的增大而加速。

即，由于比較器500A的頻帶也增大，因此關于達到高頻的熱噪聲之類的噪聲，差分輸入信號(a-b)的斜率的增大的貢獻小于正比例(direct proportion)。

另一方面，關于諸如閃爍噪聲和RTS噪聲之類的低頻噪聲，差分輸入信號(a-b)的斜率的增大的貢獻接近于正比例。即，本技術對于這種低頻噪聲的降低尤其有效。

<3.3能夠降低低頻噪聲的比較器的特定電路配置示例>

[第一電路配置示例]

圖31是示出根據實施例的能夠降低低頻噪聲的比較器的第一電路配置示例的圖。

圖31所示的比較器500C配置為使得在輸出節(jié)點ND512和形成圖22中所示的比較器500的第一放大器510中的NMOS差分對(Gm放大器)的NMOS晶體管NT512的漏極端子(輸出端子)之間具有隔離器530C。

注意，在圖31中，圖22中所示的用作自動零點開關的PMOS晶體管PT513和PT514被指示為自動零點開關AZS511和AZS512，NMOS晶體管NT513被指示為電源I511。

在圖31中所示的比較器500C的情況下，圖25中所示的寄生電容Cp主要由存在于NMOS差分對的NMOS晶體管NT512的柵極和漏極之間的電容Cgd并且由存在于金屬布線之間的寄生電容形成。

[第二電路配置示例]

圖32是示出根據實施例的能夠降低低頻噪聲的比較器的第二電路配置示例的圖。

在圖32所示的比較器500D中，圖31所示的比較器500C的隔離器530C由NMOS晶體管NT514形成。

NMOS晶體管NT514的漏極連接到第一放大器510D的輸出節(jié)點ND512(d)，其源極連接到形成Gm放大器的NMOS晶體管NT512的漏極(節(jié)點c)形成。

進一步，在圖32所示的比較器500D中，形成隔離器530C的NMOS晶體管NT514的柵極連接到偏置電壓VBIAS的供應線。

由此，恒定的電流流經NMOS晶體管NT514。因此，即使在NMOS晶體管NT512的柵極(輸入節(jié)點b)和漏極(輸出節(jié)點c)之間存在寄生電容，也可以抑制電壓波動和降低低頻噪聲。

注意，用于隔離的晶體管不限于與差分對晶體管相同的類型。

[第三電路配置示例]

圖33是示出根據實施例的能夠降低低頻噪聲的比較器的第三電路配置示例的圖。

圖33中所示的比較器500E與圖32中所示的比較器500D不同之處在于，用作隔離器530C的NMOS晶體管NT514的柵極連接到供電電壓源VDD，而不是連接到偏置電壓BIAS的供應線。

圖32中所示的比較器500D使用另一偏置電壓VBIAS以操作NMOS晶體管NT514。

例如，當CMOS圖像傳感器等的應用中，在列平行單斜率AD轉換器中使用比較器時，在偏置電壓VBIAS的使用中存在如下的一些顧慮：

(1)列之間的干擾

(2)VBIAS布線區(qū)域的增大

(3)VBIAS產生電路的使用

另一方面，NMOS晶體管NT514的柵極連接到供電電壓源VDD的圖33中所示的比較器500E不受這些顧慮影響，并且尤其適用于實現(xiàn)列平行單斜率AD轉換器。

[第四電路配置示例]

圖34是示出根據實施例的能夠降低低頻噪聲的比較器的第四電路配置示例的圖。

圖34中所示的比較器500F與圖31中所示的比較器500C的不同之處在于以下的點。

比較器500F另外在負載側的節(jié)點(節(jié)點f)ND511和形成NMOS差分對(Gm放大器)的NMOS晶體管NT511的漏極端子(節(jié)點e)之間具有第二隔離器540。

因為節(jié)點e由于二極管連接的PMOS負載而具有低阻抗(即，節(jié)點e保持在幾乎恒定的電壓)，因此對于節(jié)點e的隔離的貢獻是小的。

結果，可以或者可以不對節(jié)點e進行隔離。

然而，圖34中所示的比較器500F具有高電路對稱性。因此，具有自動零點功能的比較器500F可以實現(xiàn)具有更高精度的比較操作。

[第五電路配置示例]

圖35是示出根據實施例的能夠降低低頻噪聲的比較器的第五電路配置示例的圖。

在圖35所示的比較器500G中，圖34中所示的比較器500F的隔離器540由NMOS晶體管NT515形成。

NMOS晶體管NT515的漏極連接到第一放大器510G的負載側的節(jié)點ND511(節(jié)點f)，并且其源極連接到形成Gm放大器的NMOS晶體管NT511的漏極(節(jié)點e)。

進一步，在圖35所示的比較器500G中，形成隔離器530C的NMOS晶體管NT514的柵極和形成隔離器540的NMOS晶體管NT515的柵極連接到偏置電壓VBIAS的供應線。

由此，恒定的電流流經NMOS晶體管NT514。因此，即使在NMOS晶體管NT512的柵極(輸入節(jié)點b)和漏極(輸出節(jié)點c)之間存在寄生電容，也可以抑制電壓波動和降低低頻噪聲。

類似地，恒定的電流流經NMOS晶體管NT515。因此，即使在NMOS晶體管NT511的柵極(輸入節(jié)點a)和漏極(輸出節(jié)點e)之間存在寄生電容，也可以抑制電壓波動和降低低頻噪聲。

同樣在這種情況下，用于隔離的晶體管不限于差分對晶體管。

[第六電路配置示例]

圖36是示出根據實施例的能夠降低低頻噪聲的比較器的第六電路配置示例的圖。

圖36中所示的比較器500H與圖35中所示的比較器500G不同之處在于以下點。

在比較器500H中，用作隔離器530C的NMOS晶體管NT514的柵極和用作隔離器540的NMOS晶體管NT515的柵極連接到供電電壓源VDD，而不是連接到偏置電壓BIAS的供應線。

圖35中所示的比較器500G使用另一偏置電壓VBIAS以操作NMOS晶體管NT514和NT515。

例如，如第三電路配置示例的情況下那樣，當CMOS圖像傳感器等的應用中，在列平行單斜率AD轉換器中使用比較器時，在偏置電壓VBIAS的使用中存在如下的一些顧慮：

(1)列之間的干擾

(2)VBIAS布線區(qū)域的增大

(3)VBIAS產生電路的使用

另一方面，NMOS晶體管NT514和NT515的柵極連接到供電電壓源VDD的圖36中所示的比較器500H不受這些顧慮影響，并且尤其適用于實現(xiàn)列平行單斜率AD轉換器。

[有效的安裝示例]

這里，針對根據實施例的能夠降低低頻噪聲的比較器的有效安裝示例給出描述。

圖37(A)和37(B)是用于說明根據實施例的能夠降低低頻噪聲的比較器的有效安裝示例的圖。

如圖37(A)中所示，該安裝示例涉及圖36中所示的具有高不對稱性的比較器500H的情況。

在圖37中，NMOS差分對晶體管NT511和NT512分別表示為M1和M2。進一步，用于隔離的晶體管NT514和NT515分別表示為M5和M6。

差分對晶體管M1和M2的溝道寬度W設為等于用于隔離的晶體管M5和M6的溝道寬度。另外，差分對晶體管M1和M2的叉指(finger)的數(shù)目設為奇數(shù)。由此，用于隔離的晶體管M5和M6以及差分對晶體管M1和M6可以共享溝道區(qū)域。

結果，差分對晶體管M1和M2兩側的溝道區(qū)域可以自然地擴大。

已經知道的是，可以利用這種安裝方法改善諸如閃爍噪聲和RTS噪聲之類的低頻噪聲(非專利文獻1)。

于是，利用本技術的安裝，可以根據以上兩種機制(電路操作和處理特性)改變低頻噪聲。

[非專利文獻1]

"Impact of STA Effect on Flicker Noise in 0.13μm RF nMOSFETs"IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.54,NO.12,2007年12月,pp.3383-3392

如上所述，實施例可以呈現(xiàn)以下效果。

根據本技術，相比于現(xiàn)有的層壓結構，可以減少TCV的數(shù)目，而不會在傳送信號時產生誤差。進一步，可以在模擬芯片中不提供諸如量化器(比較器)之類的電路。因此，可以將模擬芯片的面積降低到僅由傳感器確定的這種程度。

例如，傳感器(像素)的面積由圖像傳感器中系統(tǒng)的光學尺寸來確定。因此，可以將模擬芯片的面積減小到模擬芯片最小化的幾乎極限尺寸。

如上所述，模擬芯片相比于邏輯芯片(數(shù)字芯片)具有更多的制造步驟。因此，即使模擬芯片的面積與邏輯芯片的面積相同，模擬芯片相比于邏輯芯片在成本上也更高。

進一步，由于僅在根據本技術的模擬芯片中涉及傳感器的部分布置電路，因此可以消除布線步驟和晶體管制造步驟。一般而言，制造用于制造諸如比較器之類的電路的晶體管和用于組成傳感器的晶體管是在包括不常見步驟的步驟中制造的。于是，諸如比較器之類的電路的消除可以減少這種制造步驟。

類似地，由于在模擬芯片中不需要提供復雜的布線，因此可以減少布線的數(shù)目。

根據以上兩個原因，本技術使得可以在很大程度上降低用于制造半導體裝置的成本，而不會使從傳感器輸出的信號惡化。

進一步，如上所述，根據實施例的比較器500C到500H具有減小伴隨著共源共柵晶體管的噪聲的配置。

根據這些配置，輸出節(jié)點和輸入節(jié)點被配對以與斜率信號(例如，燈信號)進行比較，從而防止有效的輸入信號幅度被衰減。結果，可以減小比較器的輸入轉換噪聲。

如上所述，在具有自動零點功能的比較器和使用該比較器的單斜率AD轉換器和固態(tài)圖像感測裝置中，可以降低噪聲(尤其是諸如閃爍噪聲和RTS噪聲之類的低頻噪聲)。

注意，在應用于用作圖9中所示的層壓結構的數(shù)字芯片的第二芯片時，具有這種特性的比較器產生更高的降噪效果。

然而，當比較器安裝在用作模擬芯片的第一芯片上時，即使在沒有層壓結構的電路配置的情況下，它們也產生高的降噪效果。

進一步，如上所述，在使用具有自動零點功能的比較器的單斜率AD轉換器和固態(tài)圖像感測裝置中，可以降低噪聲(尤其是諸如閃爍噪聲和RTS噪聲之類的低頻噪聲)。

注意，實施例描述了作為半導體裝置的示例的CMOS圖像傳感器的配置。另外，以上配置例如可以應用于背側照明CMOS圖像傳感器以取得以上效果。然而，當這些配置應用于前側照明CMOS圖像傳感器時，也可以基本上取得以上效果。

具有這種配置的固態(tài)圖像感測裝置可以用作數(shù)字相機和攝像機的圖像感測器件。

<4.相機系統(tǒng)的配置示例>

圖38是示出根據實施例的固態(tài)圖像感測裝置應用到的相機系統(tǒng)的配置的示例的圖。

如圖38中所示，相機系統(tǒng)600具有根據實施例的CMOS圖像傳感器(固態(tài)圖像感測裝置)200、300和300A到300C可以應用到的圖像感測器件610。

而且，相機系統(tǒng)600具有將入射光引導(將被攝體圖像形成)到在圖像感測表面上形成入射光(圖像光)的圖像的圖像感測器件610(即，透鏡620)的像素區(qū)域的光學系統(tǒng)。

相機系統(tǒng)600具有驅動圖像感測器件610的驅動電路(DRV)630和處理從圖像感測器件610輸出的信號的信號處理電路(PRC)640。

驅動電路630具有定時發(fā)生器(未示出)，其產生包括啟動脈沖和用于驅動圖像感測器件610內部的電路的時鐘脈沖的各種定時信號。基于預定的定時信號，驅動電路630驅動圖像感測器件610。

進一步，信號處理電路640將預定的信號處理應用于從圖像感測器件610輸出的信號。

信號處理電路640處理的圖像信號例如記錄于諸如存儲器之類的記錄介質上。記錄在記錄介質上的圖像信息由打印機等硬拷貝。進一步，信號處理電路640處理的圖像信號作為運動圖像顯示在由液晶顯示器等構成的監(jiān)視器上。

如上所述，諸如數(shù)碼相機之類的圖像感測裝置中作為圖像感測器件610的固態(tài)圖像感測裝置200、300和300A到300C中任何一個的安裝可以實現(xiàn)高精度相機。

注意，本公開也可以采用如下配置。

(1)一種半導體裝置，包括：

第一芯片，其具有以陣列形式布置的多個傳感器；以及

第二芯片，其中

第一芯片和第二芯片結合在一起以形成層壓結構，

第一芯片和第二芯片之間的布線通過通孔連接，

第一芯片通過對應的通孔，將通過對各個傳感器產生的模擬信號進行時間離散化所獲得的信號傳送至第二芯片，并且

第二芯片具有

以與第一芯片采用信號的定時不同的定時，采樣通過通孔從第一芯片傳送的信號的功能，以及

量化采樣的信號以獲得數(shù)字信號的功能。

(2)如(1)所述的半導體裝置，其中

第二芯片以與第一芯片采樣信號的定時不同的定時，采樣通過通孔從第一芯片傳送的信號，并且量化采樣的信號以獲得數(shù)字信號。

(3)如(1)所述的半導體裝置，其中

第二芯片包括用于連續(xù)時間量化的量化器，并且以與第一芯片采樣信號的定時不同的定時，采樣由量化器量化的信號，該信號是通過通孔從第一芯片傳送的。

(4)如(1)所述的半導體裝置，其中

第二芯片包括

比較器，其將通過通孔從第一芯片傳送的信號與斜坡信號進行比較，并且輸出基于比較結果的信號，以及

計數(shù)器，其操作由比較器的輸出進行控制，該計數(shù)器計數(shù)對應比較器的比較次數(shù)以執(zhí)行量化。

(5)如(1)到(4)中任何一個所述的半導體裝置，其中

在第一芯片和第二芯片之間傳送模擬信號的通孔與其間傳送數(shù)字信號的通孔被布置為使得其分別集中并且彼此分離。

(6)一種固態(tài)圖像感測裝置，包括：

像素陣列部分，其具有以矩陣形式布置的多個像素，所述像素執(zhí)行光電轉換；以及

像素信號讀取部分，其以多個像素為單位從像素陣列部分讀取時間離散化的像素信號，

所述像素信號讀取部分具有

多個比較器，其與像素的列的排列對應地布置，將讀取信號電位與斜坡信號進行比較，并且輸出基于比較結果的信號，以及

多個計數(shù)器，其操作由比較器的輸出進行控制，該計數(shù)器計數(shù)對應比較器的比較次數(shù)進行計數(shù)以執(zhí)行量化，

第一芯片，以及

第二芯片，其中

第一芯片和第二芯片結合在一起以形成層壓結構，

第一芯片具有像素陣列部分和傳送時間離散化的模擬像素信號的信號線，

第二芯片具有像素信號讀取部分，并且

第一芯片和第二芯片具有通過通孔連接在其間的布線。

(7)如(6)所述的固態(tài)圖像感測裝置，其中

在第一芯片和第二芯片之間傳送模擬信號的通孔與在其間傳送數(shù)字信號的通孔被布置為使得其分別集中并且彼此分離。

(8)一種相機系統(tǒng)，包括：

固態(tài)圖像感測裝置；以及

光學系統(tǒng)，其在固態(tài)圖像感測裝置上形成被攝體圖像，其中

所述固態(tài)圖像感測裝置包括

像素陣列部分，其具有以矩陣形式布置的多個像素，所述像素執(zhí)行光電轉換，并且

像素信號讀取部分，其以多個像素為單位從像素陣列部分讀取時間離散化的像素信號，

所述像素信號讀取部分具有

多個比較器，其與像素的列的排列對應地布置，將讀取信號電位與斜坡信號進行比較，并且輸出基于比較結果的信號，以及

多個計數(shù)器，其操作由比較器的輸出進行控制，該計數(shù)器計數(shù)對應比較器的比較次數(shù)以執(zhí)行量化，

第一芯片，以及

第二芯片，

第一芯片和第二芯片結合在一起以形成層壓結構，

第一芯片具有像素陣列部分和傳送時間離散化的模擬像素信號的信號線

第二芯片具有像素信號讀取部分，并且

第一芯片和第二芯片具有通過通孔連接在其間的布線。

(9)如(8)所述的相機系統(tǒng)，其中

在第一芯片和第二芯片之間傳送模擬信號的通孔與在其間傳送數(shù)字信號的通孔被布置為使得其分別集中并且彼此分離。

附圖標記的描述

100,100A to 100G 半導體裝置

110,110A to 110G 第一芯片(模擬芯片)

111(-0,-1,…) 傳感器

112(-0,-1,…) 采樣保持(SH)電路

113(-0,-1,…) 放大器

114(-0,-1,…) TCV(通孔)

115(-0,-1,…) 采樣開關

120,120A to 120G 第二芯片(邏輯芯片，數(shù)字芯片)

121(-0,-1,…) 采樣開關

122(-0,-1,…) 量化器

123信號處理電路

124(-0,-1,…) 比較器

125(-0,-1,…) 計數(shù)器

200 固態(tài)圖像感測裝置

210 像素陣列部分

220 行選擇電路

230 列讀取電路

300,300A to 300C 固態(tài)圖像感測裝置

310 像素陣列部分

320 行選擇電路

330 水平傳輸掃描電路

340 定時控制電路

350 ADC組

360 DAC(斜坡信號發(fā)生器)

370 放大器電路(S/A)

380 信號處理電路

390 水平傳輸線

410,420 用于傳送數(shù)字信號的TCV布置的區(qū)域

430 用于傳送模擬信號的TCV布置的區(qū)域

500,500A to 500H 比較器

510,510A to 510C 第一放大器

511 Cm放大器

520 第二放大器

530,530C 隔離器(第一隔離器)

540 隔離器(第二隔離器)

600 相機系統(tǒng)

610圖像感測器件

620 透鏡

630 驅動電路

640 信號處理電路