技術總結
本發(fā)明涉及一種基于1588V1協(xié)議的時鐘透傳方法，包括在以太網(wǎng)架構上搭建基于1588V1協(xié)議的時鐘本體，所述時鐘本體包括通過數(shù)據(jù)流通訊依次連接的IEEE1588?PHY芯片、FPGA處理單元和時鐘鎖相環(huán)芯片，所述IEEE1588?PHY芯片的數(shù)量為N，N≥1；IEEE1588?PHY芯片恢復出線路恢復時鐘，線路恢復時鐘輸入到FPGA處理單元，F(xiàn)PGA處理單元通過判斷IEEE1588V1時鐘的優(yōu)先級狀態(tài)，獲取主端線路恢復時鐘，并將主端線路恢復時鐘輸入到硬件時鐘鎖相環(huán)芯片，時鐘鎖相環(huán)芯片輸出FPGA處理單元的FPGA工作時鐘以及各IEEE1588?PHY芯片的25MHz參考時鐘；本發(fā)明解決IEEE1588V1協(xié)議的不足、提高系統(tǒng)同步精度。

技術研發(fā)人員：匡長春;呂春;陰陶;戴榮
受保護的技術使用者：成都傅立葉電子科技有限公司;深圳市特發(fā)信息股份有限公司
文檔號碼：201611254618
技術研發(fā)日：2016.12.30
技術公布日：2017.05.31