亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種PTPGM時(shí)鐘設(shè)備及其實(shí)現(xiàn)方法與流程

文檔序號(hào):12490594閱讀:939來(lái)源:國(guó)知局
一種PTP GM時(shí)鐘設(shè)備及其實(shí)現(xiàn)方法與流程

本發(fā)明屬于時(shí)間同步技術(shù)領(lǐng)域,涉及一種時(shí)鐘設(shè)備,尤其是一種PTP GM時(shí)鐘設(shè)備及其實(shí)現(xiàn)方法。



背景技術(shù):

隨著4G/5G通信網(wǎng)絡(luò)技術(shù)的發(fā)展,對(duì)時(shí)間同步和頻率同步的要求更加細(xì)化。傳統(tǒng)時(shí)間同步設(shè)備通常部署在核心機(jī)房,體積大,功耗高,價(jià)格昂貴,部署很不靈活。

本發(fā)明介紹了一種低成本的時(shí)間同步設(shè)備,具備體積小、精度高、部署靈活、管理方便等特點(diǎn),可以滿足4G/5G時(shí)代對(duì)時(shí)間同步的需求。



技術(shù)實(shí)現(xiàn)要素:

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn),提供一種PTP GM時(shí)鐘設(shè)備及其實(shí)現(xiàn)方法。

本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的:

本發(fā)明首先提出一種PTP GM時(shí)鐘設(shè)備,包括FPGA芯片,所述FPGA芯片分別連接有D/A芯片、晶體鐘、衛(wèi)星接收機(jī)、溫度傳感器、加熱模塊和PHY;所述D/A芯片與晶體鐘連接;所述PHY連接有SFP,所述SFP連接有被授時(shí)設(shè)備;所述被授時(shí)設(shè)備與中心網(wǎng)管連接。

進(jìn)一步,上述衛(wèi)星接收機(jī)是GPS/北斗二代衛(wèi)星接收機(jī)。

進(jìn)一步,上述衛(wèi)星接收機(jī)連接有天線。

進(jìn)一步,上述SFP通過(guò)光纖或超五類網(wǎng)線連接被授時(shí)設(shè)備。

上述加熱模塊包括加熱絲以及用于控制加熱絲的加熱電路;所述加熱絲布置在設(shè)備內(nèi)用以提高設(shè)備內(nèi)部溫度;所述加熱電路的控制端連接至FPGA芯片。

上述FPGA芯片內(nèi)嵌一個(gè)NIOS II軟核,并運(yùn)行UCOS II操作系統(tǒng)。

上述FPGA芯片還連接有電源模塊。

上述電源模塊為POE芯片、AC/DC電源模塊或DC/DC電源模塊。

本發(fā)明還提出一種上述PTP GM時(shí)鐘設(shè)備的實(shí)現(xiàn)方法,包括以下步驟:

(1)衛(wèi)星接收機(jī)接收天線射頻信號(hào),解析出1PPS信號(hào)、TOD信號(hào)、定位信息后發(fā)送給FPGA芯片;

(2)FPGA芯片根據(jù)接收到的1PPS信號(hào)和晶體鐘發(fā)送的10MHz信號(hào)進(jìn)行鑒相運(yùn)算得到鑒相值,將鑒相值進(jìn)行中值濾波,生成DA控制信息,發(fā)送給D/A芯片;

(3)D/A芯片根據(jù)FPGA芯片發(fā)送的D/A控制信息產(chǎn)生電壓控制信息,并將電壓控制信息輸出到晶體鐘的壓控輸入端;

(4)晶體鐘根據(jù)電壓控制信息作出調(diào)節(jié),輸出精確的10MHz信號(hào)到FPGA芯片;

(5)溫度傳感器收集整機(jī)溫度信息并發(fā)送給FPGA芯片;

(6)FPGA芯片根據(jù)整機(jī)溫度信息控制加熱電路的開(kāi)啟和關(guān)斷;

(7)FPGA芯片根據(jù)晶體鐘的10MHz信號(hào)、衛(wèi)星接收機(jī)的1PPS信號(hào)、TOD信號(hào)產(chǎn)生PTP時(shí)間戳,并生成PTP數(shù)據(jù)發(fā)給PHY;同時(shí)FPGA芯片還處理中心網(wǎng)管下發(fā)的網(wǎng)管數(shù)據(jù),產(chǎn)生上報(bào)的網(wǎng)管數(shù)據(jù)發(fā)送給PHY;

(8)PHY將PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)轉(zhuǎn)換成物理電平信號(hào)發(fā)送SFP模塊,SFP模塊通過(guò)光纖或超五類網(wǎng)線將PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)發(fā)送到下游被授時(shí)設(shè)備;

(9)被授時(shí)設(shè)備將網(wǎng)管數(shù)據(jù)和PTP數(shù)據(jù)進(jìn)行分離,將網(wǎng)管數(shù)據(jù)發(fā)送到中心網(wǎng)管系統(tǒng),將PTP數(shù)據(jù)發(fā)送到下一級(jí)被授時(shí)設(shè)備。

本發(fā)明具有以下有益效果:

本發(fā)明的設(shè)備采用單FPGA芯片進(jìn)行信息處理及計(jì)算,相比于現(xiàn)有技術(shù),本發(fā)明選用了單FPGA芯片完成PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)的處理,集成度高,功耗低;同時(shí)PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)使用同一物理通道,節(jié)省了布線資源;支持多種方式供電,方便現(xiàn)場(chǎng)施工。

綜上所述,本發(fā)明具備體積小、精度高、部署靈活、管理方便等特點(diǎn),可以滿足4G/5G時(shí)代對(duì)時(shí)間同步的需求。

進(jìn)一步,本發(fā)明的FPGA內(nèi)部?jī)?nèi)嵌一個(gè)NIOS II軟核,并運(yùn)行UCOSII操作系統(tǒng),主要負(fù)責(zé)解析中心網(wǎng)管下發(fā)的網(wǎng)管數(shù)據(jù),并生成上報(bào)的網(wǎng)管數(shù)據(jù),該方案能夠在保證縮小體積的同時(shí)實(shí)現(xiàn)高精度的要求。

附圖說(shuō)明

圖1為本發(fā)明的設(shè)備連接示意圖;

圖2為本發(fā)明設(shè)備的電源連接方案示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)描述:

參見(jiàn)圖1:本發(fā)明的PTP GM時(shí)鐘設(shè)備包括FPGA芯片,所述FPGA芯片分別連接有D/A芯片、晶體鐘、衛(wèi)星接收機(jī)、溫度傳感器、加熱模塊和PHY;所述D/A芯片與晶體鐘連接;所述PHY連接有SFP,所述SFP連接有被授時(shí)設(shè)備;所述被授時(shí)設(shè)備與中心網(wǎng)管連接。

在本發(fā)明的較佳實(shí)施例中,衛(wèi)星接收機(jī)是GPS/北斗二代衛(wèi)星接收機(jī)。衛(wèi)星接收機(jī)連接有天線。所述SFP通過(guò)光纖或超五類網(wǎng)線連接被授時(shí)設(shè)備。所述加熱模塊包括加熱絲以及用于控制加熱絲的加熱電路;所述加熱絲布置在設(shè)備內(nèi)用以提高設(shè)備內(nèi)部溫度;所述加熱電路的控制端連接至FPGA芯片。FPGA芯片內(nèi)嵌一個(gè)NIOS II軟核,并運(yùn)行UCOS II操作系統(tǒng)。

本發(fā)明的FPGA芯片還連接有電源模塊。參見(jiàn)圖2,本發(fā)明的設(shè)備電源模塊為POE芯片、AC/DC電源模塊或DC/DC電源模塊,即本發(fā)明的設(shè)備支持POE方式供電、交流110V/50Hz供電、直流-48V供電。POE芯片輸出的15V電壓接到合路二極管正極。AC/DC電源模塊或DC/DC電源模塊輸出的15V電壓接到合路二極管另一個(gè)正極,合路二極管負(fù)極作為整個(gè)設(shè)備的電源。

本發(fā)明還提出上述PTP GM時(shí)鐘設(shè)備的實(shí)現(xiàn)方法,包括以下步驟:

(1)衛(wèi)星接收機(jī)接收天線射頻信號(hào),解析出1PPS信號(hào)、TOD信號(hào)、定位信息后發(fā)送給FPGA芯片;

(2)FPGA芯片根據(jù)接收到的1PPS信號(hào)和晶體鐘發(fā)送的10MHz信號(hào)進(jìn)行鑒相運(yùn)算得到鑒相值,將鑒相值進(jìn)行中值濾波,生成DA控制信息,發(fā)送給D/A芯片;

(3)D/A芯片根據(jù)FPGA芯片發(fā)送的D/A控制信息產(chǎn)生電壓控制信息,并將電壓控制信息輸出到晶體鐘的壓控輸入端;

(4)晶體鐘根據(jù)電壓控制信息作出調(diào)節(jié),輸出精確的10MHz信號(hào)到FPGA芯片;

(5)溫度傳感器收集整機(jī)溫度信息并發(fā)送給FPGA芯片;

(6)FPGA芯片根據(jù)整機(jī)溫度信息控制加熱電路的開(kāi)啟和關(guān)斷;

(7)FPGA芯片根據(jù)晶體鐘的10MHz信號(hào)、衛(wèi)星接收機(jī)的1PPS信號(hào)、TOD信號(hào)產(chǎn)生PTP時(shí)間戳,并生成PTP數(shù)據(jù)發(fā)給PHY;同時(shí)FPGA芯片還處理中心網(wǎng)管下發(fā)的網(wǎng)管數(shù)據(jù),產(chǎn)生上報(bào)的網(wǎng)管數(shù)據(jù)發(fā)送給PHY;

(8)PHY將PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)轉(zhuǎn)換成物理電平信號(hào)發(fā)送SFP模塊,SFP模塊通過(guò)光纖或超五類網(wǎng)線將PTP數(shù)據(jù)和網(wǎng)管數(shù)據(jù)發(fā)送到下游被授時(shí)設(shè)備;

(9)被授時(shí)設(shè)備將網(wǎng)管數(shù)據(jù)和PTP數(shù)據(jù)進(jìn)行分離,將網(wǎng)管數(shù)據(jù)發(fā)送到中心網(wǎng)管系統(tǒng),將PTP數(shù)據(jù)發(fā)送到下一級(jí)被授時(shí)設(shè)備。

當(dāng)前第1頁(yè)1 2 3 
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1