本發(fā)明涉及儀器總線技術(shù)領(lǐng)域。更具體地，涉及一種基于總線型拓?fù)涞膬x器總線系統(tǒng)。

背景技術(shù)：

對于任何一個(gè)可以與系統(tǒng)級測試關(guān)聯(lián)的儀器而言，總線是一個(gè)必不可少的單元，在測試設(shè)備及系統(tǒng)中承載著數(shù)據(jù)傳輸和控制等的重要功能。目前，使用較多的儀器總線為PXI、VXI、RS-485、RS-422等，模擬器嵌入式計(jì)算機(jī)與各個(gè)子模塊之間使用RS-485總線通訊，采用HDLC協(xié)議進(jìn)行數(shù)據(jù)傳輸。RS-485采用半雙工工作方式，支持多點(diǎn)數(shù)據(jù)通信。RS-485總線網(wǎng)絡(luò)拓?fù)湟话悴捎媒K端匹配的總線型結(jié)構(gòu)，即采用一條總線將各個(gè)節(jié)點(diǎn)串接起來，不支持環(huán)形或星型網(wǎng)絡(luò)。RS-485采用平衡發(fā)送和差分接收，因此具有抑制共模干擾的能力。加上總線收發(fā)器具有高靈敏度，能檢測低至200mv的電壓，故傳輸信號能在千米以外得到恢復(fù)。有些RS-485收發(fā)器修改輸入阻抗以便允許將多達(dá)8倍以上的節(jié)點(diǎn)數(shù)連接到相同總線。RS-485最常見的應(yīng)用是在工業(yè)環(huán)境下可編程邏輯控制器內(nèi)部之間的通信。但是，如果對各個(gè)模塊的通訊協(xié)議進(jìn)行改動，則需要進(jìn)行邏輯層面的修改，不利于系統(tǒng)的擴(kuò)展。

總線型拓?fù)浣Y(jié)構(gòu)是指采用單根傳輸線作為總線，所有工作站都共用一條總線。在總線型拓?fù)浣Y(jié)構(gòu)下，系統(tǒng)只需對各個(gè)模塊設(shè)置分別一個(gè)IP地址，即可實(shí)現(xiàn)對各個(gè)模塊通訊協(xié)議的更改，而無需進(jìn)行邏輯層面的修改，能增強(qiáng)系統(tǒng)的可擴(kuò)展性。

因此，需要提供一種能夠滿足通用化、網(wǎng)絡(luò)化和模塊化要求的基于總線型拓?fù)涞膬x器總線系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種能夠滿足通用化、網(wǎng)絡(luò)化和模塊化要求的基于總線型拓?fù)涞膬x器總線系統(tǒng)。

為達(dá)到上述目的，本發(fā)明采用下述技術(shù)方案：

一種基于總線型拓?fù)涞膬x器總線系統(tǒng)，該儀器總線系統(tǒng)包括嵌入式計(jì)算機(jī)模塊、應(yīng)用模塊和交換機(jī)模塊，嵌入式計(jì)算機(jī)模塊和應(yīng)用模塊通過總線型拓?fù)潆娺B接后經(jīng)交換機(jī)模塊與遠(yuǎn)程網(wǎng)絡(luò)連接。在總線型拓?fù)浣Y(jié)構(gòu)下，系統(tǒng)只需對各個(gè)模塊設(shè)置分別一個(gè)IP地址，即可實(shí)現(xiàn)對各個(gè)模塊通訊協(xié)議的更改，而無需進(jìn)行邏輯層面的修改，能增強(qiáng)系統(tǒng)的可擴(kuò)展性。

優(yōu)選地，應(yīng)用模塊包括通訊模塊、模擬量模塊和信號量模塊。應(yīng)用模塊包括的子模塊并不僅限于上述三種，應(yīng)根據(jù)接入設(shè)備和測量量進(jìn)行確定。

優(yōu)選地，嵌入式計(jì)算機(jī)模塊和通訊模塊、模擬量模塊及信號量模塊通過總線型拓?fù)潆娺B接?？偩€型拓?fù)渚W(wǎng)絡(luò)總線為獨(dú)占總線，經(jīng)過交換模塊對遠(yuǎn)程數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)。

優(yōu)選地，通訊模塊、模擬量模塊和信號量模塊采用LVDS總線進(jìn)行模塊之間的通訊總線。LVDS(Low-Voltage Differential Signaling)指低電壓差分信號傳輸模式，具有高數(shù)據(jù)傳輸率、高噪聲抑制能力、低功耗、低噪聲的特點(diǎn)，能夠完成可靠的信號傳輸。

優(yōu)選地，交換機(jī)模塊選用FPGA芯片作為交換機(jī)，F(xiàn)PGA(Field－Programmable Gate Array)為現(xiàn)場可編程門陣列。

進(jìn)一步優(yōu)選地，F(xiàn)PGA芯片通過以下方式進(jìn)行功能配置與控制：

1)、通過上拉或下拉電阻，配置芯片引腳電平；

2)、通過MII/RMII接口，外部處理器使用SMI接口訪問MII寄存器，進(jìn)行芯片控制和管理；

3)、通過配置芯片EEPROM，芯片啟動時(shí)自動讀取EEPROM芯片內(nèi)容，配置片內(nèi)寄存器。

優(yōu)選地，儀器總線系統(tǒng)還包括變壓器模塊，用于進(jìn)行不同設(shè)備間的差分電壓轉(zhuǎn)換，通過變壓器進(jìn)行電壓變換與隔離，提高安全性能。

進(jìn)一步優(yōu)選地，變壓器模塊中變壓器具有對稱的TX與RX接口，對稱的TX與RX接口支持端口自動翻轉(zhuǎn)，其中TX為發(fā)送數(shù)據(jù)接口，RX為接收數(shù)據(jù)接口。

優(yōu)選地，變壓器模塊中變壓器支持IEEE802.3u標(biāo)準(zhǔn)和ANSI X3.263標(biāo)準(zhǔn)，傳輸速率滿足10/100M以太網(wǎng)需求。

本發(fā)明的有益效果如下：

本發(fā)明中基于總線型拓?fù)涞膬x器總線系統(tǒng)，能夠滿足通用化網(wǎng)絡(luò)化的要求，使系統(tǒng)具備模塊化特性，同時(shí)LVDS總線作為各個(gè)模塊之間的通訊總線，具有高數(shù)據(jù)傳輸率、高噪聲抑制能力、低功耗、低噪聲的特點(diǎn)，能夠完成可靠的信號傳輸?？偩€型拓?fù)渚W(wǎng)絡(luò)總線作為獨(dú)占的總線，提高了數(shù)據(jù)吞吐速率，模塊之間的獨(dú)立性得到加強(qiáng)，能夠?yàn)橐院蟮木W(wǎng)絡(luò)化儀器和拓?fù)浣Y(jié)構(gòu)網(wǎng)絡(luò)測試系統(tǒng)做基礎(chǔ)技術(shù)儲備。

附圖說明

下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)的說明。

圖1示出基于總線型拓?fù)涞膬x器總線系統(tǒng)結(jié)構(gòu)示意圖。

圖2示出實(shí)例1中8端口交換機(jī)模式示意圖。

圖3示出實(shí)例2中FPGA芯片輸出接口示意圖。

圖4示出實(shí)例2中變壓器結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了更清楚地說明本發(fā)明，下面結(jié)合優(yōu)選實(shí)施例和附圖對本發(fā)明做進(jìn)一步的說明。附圖中相似的部件以相同的附圖標(biāo)記進(jìn)行表示。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，下面所具體描述的內(nèi)容是說明性的而非限制性的，不應(yīng)以此限制本發(fā)明的保護(hù)范圍。

本發(fā)明為了滿足通用化網(wǎng)絡(luò)化的要求，采用網(wǎng)絡(luò)總線使系統(tǒng)具備模塊化特性，同時(shí)設(shè)計(jì)了LVDS總線，作為各個(gè)模塊之間的通訊總線。同時(shí)網(wǎng)絡(luò)作為模塊獨(dú)占的總線，提高了數(shù)據(jù)吞吐速率，模塊之間的獨(dú)立性得到加強(qiáng)。能夠?yàn)橐院蟮木W(wǎng)絡(luò)化儀器和拓?fù)浣Y(jié)構(gòu)網(wǎng)絡(luò)測試系統(tǒng)做基礎(chǔ)技術(shù)儲備。

如圖1所示，一種基于總線型拓?fù)涞膬x器總線系統(tǒng)，該儀器總線系統(tǒng)包括嵌入式計(jì)算機(jī)模塊、應(yīng)用模塊和交換機(jī)模塊，嵌入式計(jì)算機(jī)模塊和應(yīng)用模塊通過總線型拓?fù)潆娺B接后經(jīng)交換機(jī)模塊與遠(yuǎn)程網(wǎng)絡(luò)連接。應(yīng)用模塊包括通訊模塊、模擬量模塊和信號量模塊。嵌入式計(jì)算機(jī)模塊和通訊模塊、模擬量模塊及信號量模塊通過總線型拓?fù)潆娺B接。通訊模塊、模擬量模塊和信號量模塊采用LVDS總線進(jìn)行模塊之間的通訊總線?？偩€型拓?fù)渚W(wǎng)絡(luò)總線為獨(dú)占總線，經(jīng)過交換機(jī)模塊對遠(yuǎn)程數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)。

本發(fā)明中，在總線型拓?fù)浣Y(jié)構(gòu)下，系統(tǒng)只需對各個(gè)模塊設(shè)置分別一個(gè)IP地址，即可實(shí)現(xiàn)對各個(gè)模塊通訊協(xié)議的更改，而無需進(jìn)行邏輯層面的修改，能增強(qiáng)系統(tǒng)的可擴(kuò)展性。應(yīng)用模塊包括的子模塊并不僅限于上述三種，應(yīng)根據(jù)接入設(shè)備和測量量進(jìn)行確定。

本發(fā)明中，交換機(jī)模塊選用FPGA芯片作為交換機(jī)，F(xiàn)PGA(Field Programmable Gate Array)為現(xiàn)場可編程門陣列。FPGA芯片通過以下方式進(jìn)行功能配置與控制：1)、通過上拉或下拉電阻，配置芯片引腳電平；2)、通過MII/RMII接口，外部處理器使用SMI接口訪問MII寄存器，進(jìn)行芯片控制和管理；3)、通過配置芯片EEPROM，芯片啟動時(shí)自動讀取EEPROM芯片內(nèi)容，配置片內(nèi)寄存器。

儀器總線系統(tǒng)還包括變壓器模塊，用于進(jìn)行不同設(shè)備間的差分電壓轉(zhuǎn)換，通過變壓器進(jìn)行電壓變換與隔離，提高安全性能。變壓器模塊中變壓器具有對稱的TX與RX接口，對稱的TX與RX接口支持端口自動翻轉(zhuǎn)，其中TX為發(fā)送數(shù)據(jù)接口，RX為接收數(shù)據(jù)接口。變壓器模塊中變壓器支持IEEE802.3u標(biāo)準(zhǔn)和ANSI X3.263標(biāo)準(zhǔn)，傳輸速率滿足10/100M以太網(wǎng)需求。

實(shí)例1

在本實(shí)例中，交換機(jī)模塊直接在背板集成，使用的交換機(jī)芯片為專用FPGA芯片，其具有以下功能特點(diǎn)：1)、支持路由器與交換機(jī)功能配置；2)、支持1K的MAC地址；3)、支持工作模式自動協(xié)商與端口自動翻轉(zhuǎn)；4)、支持外部配置芯片進(jìn)行功能配置。

專用FPGA芯片的功能配置與控制有三種方式：通過上拉或者下拉電阻，配置芯片引腳電平；通過MII/RMII接口，外部處理器使用SMI接口訪問MII寄存器，進(jìn)行芯片控制和管理；通過配置芯片EEPROM，芯片啟動時(shí)會自動讀取EEPROM芯片內(nèi)容，配置片內(nèi)寄存器。根據(jù)實(shí)際需求，將交換機(jī)芯片F(xiàn)PGA芯片配置成為8端口交換機(jī)模式用于遠(yuǎn)程計(jì)算機(jī)與嵌入式計(jì)算機(jī)，以及系統(tǒng)各個(gè)功能模塊的網(wǎng)絡(luò)連接。如圖2所示，為了系統(tǒng)的功能擴(kuò)展，使用兩片專用FPGA芯片，通過端口互聯(lián)能夠提供14路的網(wǎng)絡(luò)連接，其中兩路分別用于遠(yuǎn)程計(jì)算機(jī)和嵌入式計(jì)算機(jī)的連接。

配置方式采用直接對芯片引腳進(jìn)行配置，配置內(nèi)容如表1所示。其它引腳設(shè)置為默認(rèn)模式，通電之后芯片就能實(shí)現(xiàn)8端口交換機(jī)的功能。

表1

實(shí)例2

信號經(jīng)過FPGA芯片的PHY接口輸入輸出，為了使不同設(shè)備之間能夠互連，使用變壓器進(jìn)行差分電壓轉(zhuǎn)換，同時(shí)能夠?qū)W(wǎng)絡(luò)設(shè)備進(jìn)行隔離。本實(shí)例中，每片變壓器支持兩路網(wǎng)絡(luò)收發(fā)。圖3示出FPGA芯片輸出接口示意圖。

一種可能的變壓器結(jié)構(gòu)如圖4所示，F(xiàn)PGA芯片輸出差分電壓以AVCC為基準(zhǔn)，通過變壓器進(jìn)行電壓變換與隔離，變壓器輸出能夠直接與RJ45插座相連，或者連接到其它的網(wǎng)絡(luò)設(shè)備。由于本發(fā)明采用W5100與底板總線通訊，因此需要參考電壓REF1與REF2采用3.3V供電。每單片變壓器支持兩路網(wǎng)絡(luò)信號的收發(fā)，支持IEEE802.3u與ANSI X3.263標(biāo)準(zhǔn)，對稱的TX與RX接口支持端口自動翻轉(zhuǎn)，傳輸速率滿足10/100M以太網(wǎng)需求。

應(yīng)注意的是，本發(fā)明中，可以選擇已知型號的變壓器，也可根據(jù)需求自行繞制。

顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對本發(fā)明的實(shí)施方式的限定，對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動，這里無法對所有的實(shí)施方式予以窮舉，凡是屬于本發(fā)明的技術(shù)方案所引伸出的顯而易見的變化或變動仍處于本發(fā)明的保護(hù)范圍之列。