本發(fā)明涉及高速串行總線通信與測試技術(shù)領(lǐng)域，尤指一種FC-AE-1553仿真通信演示系統(tǒng)及數(shù)據(jù)發(fā)送方法。

背景技術(shù)：

FC(Fibre Channel光纖通道協(xié)議)的制定開始于1988年，由美國國家標(biāo)準(zhǔn)委員會ANSI X3T11小組負(fù)責(zé)。目前已形成了一個龐大的協(xié)議族，并且還在不斷地更新與完善。近年來，我國也開始大力研究FC協(xié)議相關(guān)高速互聯(lián)技術(shù)，并連續(xù)發(fā)布了《GJB6410–2008光纖通道物理和信號接口FC-PH》、《GJB6411–2008光纖通道航空電子環(huán)境FC-AE》等一系列FC協(xié)議標(biāo)準(zhǔn)，并且已經(jīng)廣泛應(yīng)用于多種型號的航空航天器內(nèi)部電子通信網(wǎng)絡(luò)系統(tǒng)中。

FC協(xié)議網(wǎng)絡(luò)是綜合計(jì)算機(jī)通道和數(shù)據(jù)網(wǎng)絡(luò)概念提出的一個不同于傳統(tǒng)的通道和網(wǎng)絡(luò)結(jié)構(gòu)的互連方案。是一種具有高實(shí)時性、可靠性、帶寬、性價比的開放式通信技術(shù)，采用通道計(jì)數(shù)控制信號傳輸，使用交換或仲裁環(huán)拓?fù)涮幚斫橘|(zhì)訪問沖突，采用信用策略控制網(wǎng)絡(luò)流量。其主要特點(diǎn)如下：

1)采用全雙工高速串行總線接口；

2)常用速率為1.0625/2.125/4.25Gbps，并可隨著物理接口與傳輸介質(zhì)的升級，能達(dá)到8/16Gbps的高帶寬；

3)傳輸介質(zhì)使用波長850nm的多模光纖或1310nm的單模光纖，無中繼理論傳輸距離分別可達(dá)到500m與15km，具備超高抗電磁干擾能力；

4)誤碼率優(yōu)于10-12，線路傳輸延時優(yōu)于5us/km；

5)有效帶寬比高，采用8B/10B編碼，單幀數(shù)據(jù)包負(fù)載最大可達(dá)2112Byte，理論有效帶寬優(yōu)于端口速率的75％；

6)支持點(diǎn)到點(diǎn)，仲裁環(huán)，交換網(wǎng)等多種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，組網(wǎng)靈活；

7)支持全網(wǎng)時鐘同步，時鐘同步精度優(yōu)于0.1us；

8)高層協(xié)議種類豐富，定義完整。分布式網(wǎng)絡(luò)協(xié)議代表為FC-AE-ASM(匿名簽署消息傳輸協(xié)議)，集中控制式網(wǎng)絡(luò)協(xié)議代表為FC-AE-1553(MIL-STD-1553高層FC映射協(xié)議)。

FC-AE-1553(Fibre Channel Avionics Environment 1553)是光纖通道航空電子環(huán)境1553協(xié)議集的簡稱。其中，F(xiàn)C(光纖通道)協(xié)議標(biāo)準(zhǔn)為涵蓋了FC-0至FC-4的一個寬范圍協(xié)議族，定義了類型豐富且方便高層協(xié)議調(diào)用的底層應(yīng)用集。

FC-AE(光纖通道航空電子環(huán)境)標(biāo)準(zhǔn)則是針對航空電子環(huán)境系統(tǒng)特點(diǎn)而定義的一系列上層協(xié)議(Up Level Protocol)的集合。這些上層協(xié)議選取FC基礎(chǔ)協(xié)議族的一部分底層應(yīng)用，專用于航空電子命令、控制、儀表、仿真、信號處理和傳感器、視頻數(shù)據(jù)分配等多個方面。

FC-AE-1553就是FC-AE系列協(xié)議集中的一種上層協(xié)議。其主要特點(diǎn)是基于高速光纖總線，滿足實(shí)時航空關(guān)鍵飛行指令與關(guān)鍵任務(wù)指令的可靠傳輸。同時，F(xiàn)C-AE-1553協(xié)議又定義了繼承MIL-STD-1553總線系統(tǒng)，利用橋接方式即可使之通過高速光纖總線來進(jìn)行設(shè)備接入的方法。

FC-AE-1553總線協(xié)議的特點(diǎn)如下：

1)采用了光纖通道技術(shù)，全速帶寬可以達(dá)到2.125Gbps甚至更高速率，為未來航空航天設(shè)計(jì)提足夠預(yù)留的帶寬；

2)FC-AE-1553可以提供10us以下的端到端的傳輸延遲(一般場景)，能夠滿足系統(tǒng)快速傳輸數(shù)據(jù)的要求；

3)打破了傳統(tǒng)1553B的線性結(jié)構(gòu)，F(xiàn)C-AE-1553采用交換式網(wǎng)絡(luò)結(jié)構(gòu)，允許存在多個網(wǎng)絡(luò)控制器NC,這樣可以保障FC-AE-1553總線網(wǎng)絡(luò)在同一時刻多個網(wǎng)絡(luò)終端NT之間可以進(jìn)行數(shù)據(jù)通信，而不像線型結(jié)構(gòu)中同一時刻只有兩點(diǎn)在進(jìn)行數(shù)據(jù)通信；

4)FC-AE-1553的網(wǎng)絡(luò)節(jié)點(diǎn)在FC-AE-1553網(wǎng)絡(luò)中可以同時充當(dāng)網(wǎng)絡(luò)控制器NC和網(wǎng)絡(luò)終端NT；

5)FC-AE-1553可支持更大的文件傳輸，傳統(tǒng)1553B總線一次消息傳輸最多完成64個字節(jié)的數(shù)據(jù)傳輸，而FC-AE-1553一次消息最大可傳輸4.3G字節(jié)的數(shù)據(jù)，更適合大數(shù)據(jù)量傳輸；

6)FC-AE-1553支持光纜傳輸。采用光纖作為傳輸介質(zhì)，多模光纖最大傳輸距離為500m，單模光纖最大傳輸距離為10km，可有效減輕整個系統(tǒng)線纜重量，并具有極好的抗電磁干擾能力；

7)FC-AE-1553最大可允許的誤碼率為10-12，這種極低誤碼率使得傳輸高度可靠的數(shù)據(jù)采用無確認(rèn)的方式成為可能，支持低開銷大塊數(shù)據(jù)的傳輸；

8)FC-AE-1553支持仲裁環(huán)路、交換網(wǎng)式或混合組網(wǎng)結(jié)構(gòu)，進(jìn)一步擴(kuò)展了總線的網(wǎng)絡(luò)規(guī)模，使組網(wǎng)設(shè)計(jì)更加靈活；

9)FC-AE-1553通過1553B協(xié)議橋，可橋接MIL-STD-1553總線的低速設(shè)備。

未來新一代航天器在整體性能、通訊節(jié)點(diǎn)數(shù)量、傳輸距離、信息交互數(shù)據(jù)量將不斷增長，其總線通訊網(wǎng)絡(luò)對傳輸帶寬、傳輸距離、網(wǎng)絡(luò)可靠性設(shè)計(jì)、傳輸數(shù)據(jù)量、網(wǎng)絡(luò)規(guī)模、拓?fù)浣Y(jié)構(gòu)等關(guān)鍵參數(shù)均提出了更高的要求。而目前舊型航天器主要還是采用傳統(tǒng)的MIL-STD-1553B總線，盡管MIL-STD-1553B總線具備高可靠性和高實(shí)時性等特點(diǎn)，但由于其1Mbps傳輸帶寬的限制已經(jīng)不能完全滿足未來航天器的多種技術(shù)指標(biāo)的要求。

因此，對于新型航天器的研制單位非常有必要探索和預(yù)研新型總線技術(shù)，為新型航天器研制高速總線通訊網(wǎng)絡(luò)提供有效的技術(shù)儲備和前期論證保障。

技術(shù)實(shí)現(xiàn)要素：

以下是對本文詳細(xì)描述的主題的概述。本概述并非是為了限制權(quán)利要求的保護(hù)范圍。

本發(fā)明實(shí)施例提供了一種FC-AE-1553仿真通信演示系統(tǒng)及數(shù)據(jù)發(fā)送方法，實(shí)現(xiàn)搭建FC-AE-1553總線協(xié)議的預(yù)研與試驗(yàn)平臺，滿足FC-AE-1553高速總線通信技術(shù)的研究需求。

為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種FC-AE-1553仿真通信演示系統(tǒng)，包括：

第一子網(wǎng)，包括，第一工控機(jī)、第二工控機(jī)和第一交換機(jī)、第三交換機(jī)；

第二子網(wǎng)，包括，第三工控機(jī)、第四工控機(jī)和第二交換機(jī)、第四交換機(jī)；

其中，所述第一工控機(jī)、第二工控機(jī)、第三工控機(jī)、第四工控機(jī)、第一交換機(jī)和第三交換機(jī)組成第一冗余網(wǎng)；所述第一工控機(jī)、第二工控機(jī)、第三工控機(jī)、第四工控機(jī)、第二交換機(jī)和第四交換機(jī)組成第二冗余網(wǎng)；

所述第一冗余網(wǎng)及第二冗余網(wǎng)構(gòu)建FC-AE-1553雙冗余網(wǎng)絡(luò)；

所述第一工控機(jī)、第二工控機(jī)、第三工控機(jī)、第四工控機(jī)為通訊節(jié)點(diǎn)，內(nèi)部分別插入FC-AE-1553仿真通訊卡，所述FC-AE-1553仿真通訊卡用于實(shí)現(xiàn)FC-AE-1553協(xié)議棧的硬件部分，完成上位機(jī)與板卡緩沖區(qū)之間的數(shù)據(jù)交互，F(xiàn)C-AE-1553消息隊(duì)列的實(shí)時控制，F(xiàn)C格式數(shù)據(jù)幀的組成與分解、發(fā)送與接收；

所述第一工控機(jī)中FC-AE-1553仿真通訊卡的Port0端口與第一交換機(jī)端口Port1連接，第一工控機(jī)中FC-AE-1553仿真通訊卡的Port1端口與第三交換機(jī)端口Port1連接；

所述第二工控機(jī)中FC-AE-1553仿真通訊卡的Port0端口與第一交換機(jī)端口Port2連接，第二工控機(jī)中FC-AE-1553仿真通訊卡的Port1端口與第三交換機(jī)端口Port2連接；

所述第三工控機(jī)中FC-AE-1553仿真通訊卡的Port0端口與第二交換機(jī)端口Port1連接，第三工控機(jī)中FC-AE-1553仿真通訊卡的Port1端口與第四交換機(jī)端口Port1連接；

所述第四工控機(jī)中FC-AE-1553仿真通訊卡的Port0端口與第二交換機(jī)端口Port2連接，第四工控機(jī)中FC-AE-1553仿真通訊卡的Port1端口與第四交換機(jī)端口Port2連接；

所述第一交換機(jī)的Port0端口與第二交換機(jī)的Port0端口連接，構(gòu)建系統(tǒng)第一冗余網(wǎng)絡(luò)；

所述第三交換機(jī)的Port0端口與第四交換機(jī)的Port0端口連接，構(gòu)建系統(tǒng)第二冗余網(wǎng)絡(luò)。

可選的，所述FC-AE-1553仿真通訊卡，包括：

現(xiàn)場可編程門陣列FPGA單元，用于按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能；

光模塊接口單元SFP，用于收發(fā)鏈路光信號，并將接收到的光信號轉(zhuǎn)化為串行數(shù)字信號供FPGA單元處理，同時將來自FPGA單元的串行數(shù)字信號轉(zhuǎn)化為光信號發(fā)送至光纖鏈路；

邊沿連接器，一端連接仿真通訊卡所插入的宿主計(jì)算機(jī)背板的總線接口PCI-E插槽，另一端與FPGA單元的編碼模塊GTX接口連接，用于實(shí)現(xiàn)仿真通訊卡與仿真通訊卡所插入的宿主計(jì)算機(jī)之間的高速數(shù)據(jù)交換；

同步動態(tài)隨機(jī)存儲器SDRAM，固定的板上外部存儲芯片，用于FPGA單元內(nèi)部微處理器PowerPC的指令與數(shù)據(jù)存儲；

配置電路，用于FPGA單元的上電加載配置，為非易失性閃存芯片；

閃存單元，用于FPGA單元內(nèi)PowerPC的上電加載配置，為非易失性閃存芯片；

時鐘單元，用于提供高精度有源時鐘，生成供各個電路模塊使用的時鐘源；

聯(lián)合測試工作組JTAG接口，用于供FPGA下載配置及用于PowerPC調(diào)試使用。

可選的，

所述聯(lián)合測試工作組JTAG接口共有3套，其中一套供FPGA下載配置專用，另外兩套用于PowerPC調(diào)試使用。

可選的，所述時鐘單元提供的高精度有源時鐘為25MHz。

可選的，

所述FC-AE-1553仿真通訊卡還包括以下模塊的一種或者兩種以上的組合：

雙列直插式存儲模塊DIMM條式連接用插槽，用于FPGA單元的大容量外部數(shù)據(jù)存儲；

前面板LED，用于提供雙通道光口工作狀態(tài)標(biāo)識；

擴(kuò)展接口單元，用于自定義多用接口，包括國際通用時間格式碼IRIG-B信號、外部觸發(fā)輸入、觸發(fā)輸出信號。

可選的，

所述FPGA單元包括以下子模塊中的一種或者兩種以上的任意組合：

第一編碼模塊GTX_0以及第二編碼模塊GTX_1，用于收發(fā)光信號，并實(shí)現(xiàn)光信號與串行數(shù)據(jù)信號之間的相互轉(zhuǎn)換；

路由模塊，為FPGA兩個通道提供可變的對外數(shù)據(jù)流拓?fù)浣Y(jié)構(gòu)，可實(shí)現(xiàn)兩個通道并行、交叉、內(nèi)回環(huán)等類型的數(shù)據(jù)路由；

第一主邏輯模塊Port_0或第二主邏輯模塊Port_1，用于按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能，

PCI-E IP核模塊，用于FGPA單元與上位機(jī)PCI-E總線連接的接口模塊，直接用IP核例化；

通道數(shù)據(jù)緩沖及仲裁邏輯模塊，用于調(diào)度第一主邏輯模塊Port_0與第二主邏輯模塊Port_1兩個邏輯模塊對PCI-E總線之間的數(shù)據(jù)流，解決多端口之間數(shù)據(jù)傳輸?shù)臎_突。

可選的，所述FPGA單元還包括：

擴(kuò)展模塊，用于預(yù)留給擴(kuò)展功能模塊及接口。

可選的，所述第一主邏輯模塊Port_0或第二主邏輯模塊Port_1包括以下子模塊的任意組合：接收緩沖區(qū)、發(fā)送緩沖區(qū)、時標(biāo)模塊、寄存器組、直接內(nèi)存存取DMA控制器、監(jiān)控?cái)?shù)據(jù)預(yù)處理模塊、緩沖對緩沖BB信用緩沖區(qū)、端對端EE信用緩沖區(qū)、鏈路控制邏輯模塊、幀建立模塊、1553協(xié)議模塊、發(fā)送隊(duì)列管理模塊、發(fā)送緩沖區(qū)、微處理器PowerPC、微處理器中斷控制器PPC、同步動態(tài)隨機(jī)存儲器SDRAM控制器、雙倍速率同步動態(tài)隨機(jī)存儲器DDR2控制器、通道數(shù)據(jù)緩沖區(qū)、本地自定義總線Local Bus、管道突發(fā)式緩存PLB；其中，

所述接收緩沖區(qū)，用于接收來自路由模塊的數(shù)據(jù)流并緩存，分別提供給監(jiān)控?cái)?shù)據(jù)通路、鏈路控制通路、故障注入通路使用；

所述發(fā)送緩沖區(qū)，用來緩存來自發(fā)送隊(duì)列管理模塊的數(shù)據(jù)流，對齊、整理并發(fā)送至路由模塊；

所述時標(biāo)模塊，用于生成時間戳；

所述寄存器組，具有與基址寄存器PCI-E BAR空間映射地址的寄存器集合；

所述DMA控制器，用于本地自定義總線Local Bus上各子模塊之間的數(shù)據(jù)流控制；

所述監(jiān)控?cái)?shù)據(jù)預(yù)處理模塊，用于接收和緩沖鏈路數(shù)據(jù)，經(jīng)分類、壓縮以及對齊處理，添加時標(biāo)和附加信息之后，發(fā)送至DDR2內(nèi)或直接發(fā)送至通道數(shù)據(jù)緩沖區(qū)；

所述BB信用緩沖區(qū)，用于接收具有幀結(jié)構(gòu)的光纖通道協(xié)議FC報文和鏈路響應(yīng)原語，進(jìn)行緩沖區(qū)對緩沖區(qū)流控判斷，并提示幀建立模塊生成適當(dāng)?shù)逆溌讽憫?yīng)原語；

所述EE信用緩沖區(qū)，用于接收具有幀結(jié)構(gòu)的FC報文，進(jìn)行端到端緩沖區(qū)流控判斷，并提示幀建立模塊生成適當(dāng)?shù)腇C響應(yīng)幀；

所述鏈路控制邏輯模塊，用于根據(jù)鏈路上接收到的用于協(xié)議層鏈路控制的原語序列及幀報文，執(zhí)行相應(yīng)的鏈路復(fù)位或控制協(xié)議，并提示幀建立模塊生成適當(dāng)?shù)腇C響應(yīng)原語序列或響應(yīng)幀；

所述幀建立模塊，用于根據(jù)BB信用緩沖區(qū)、EE信用緩沖區(qū)、鏈路控制邏輯模塊發(fā)送的組幀或組原語請求，并根據(jù)對應(yīng)狀態(tài)寄存器的內(nèi)容生成適當(dāng)?shù)腇C報文，然后按約定的順序發(fā)送至發(fā)送隊(duì)列管理模塊；

所述1553協(xié)議模塊，用于接收上位機(jī)與FC-AE-1553上層協(xié)議相關(guān)的消息配置信息，管理消息隊(duì)列、周期、跳轉(zhuǎn)、高低優(yōu)先邏輯功能；

所述發(fā)送隊(duì)列管理模塊，用于接收和緩沖來自多個模塊的發(fā)送報文，并根據(jù)約定規(guī)則排序并發(fā)送至發(fā)送緩沖區(qū)，在故障注入模式下，還負(fù)責(zé)報文長度匹配機(jī)制的管理；

所述發(fā)送緩沖區(qū)，接收并緩沖來自發(fā)送隊(duì)列管理模塊的報文，然后發(fā)送至路由模塊；

所述PowerPC，為例化的FPGA內(nèi)部硬核；

所述微處理器PPC中斷控制器，用于管理作用于PowerPC的中斷信號；

所述SDRAM控制器，用于提供訪問FPGA外部SDRAM芯片的接口模塊；

所述DDR2控制器，用于提供訪問FPGA外部DDR2SDRAM芯片的接口模塊；

所述通道數(shù)據(jù)緩沖區(qū)，用于管理和緩沖單個通道的主邏輯模塊對于PCI-E總線接口模塊的上行和下行數(shù)據(jù)流；

所述Local Bus，用于連接多個子模塊的數(shù)據(jù)、地址以及控制信號的自定義內(nèi)部總線；

所述PLB，用于連接PowerPC與其相關(guān)子模塊的內(nèi)部總線。

本發(fā)明實(shí)施例還提供了一種通訊節(jié)點(diǎn)發(fā)送數(shù)據(jù)的方法，所述方法包括：

1)通過應(yīng)用程序編程接口API接口向上位機(jī)緩沖區(qū)寫入要發(fā)送的數(shù)據(jù)塊Data和發(fā)送屬性Param；

2)API將數(shù)據(jù)塊做第一次分割，分割塊大小為32KB；

3)構(gòu)建消息傳輸結(jié)構(gòu)，根據(jù)發(fā)送屬性內(nèi)容，分別構(gòu)建為命令序列CMD或狀態(tài)序列STA，并將數(shù)據(jù)塊第二次分割為2KB大小的傳輸塊結(jié)構(gòu)，構(gòu)建數(shù)據(jù)序列；

4)將構(gòu)建的數(shù)據(jù)序列下傳至數(shù)據(jù)緩沖區(qū)，F(xiàn)PGA邏輯為待發(fā)消息結(jié)構(gòu)體添加FC-2層幀結(jié)構(gòu)：幀開始SOF、幀頭Head、校驗(yàn)CRC、幀結(jié)束EOF，幀結(jié)構(gòu)體以32bit對齊排序；

5)每個待發(fā)FC-2幀進(jìn)入編碼邏輯模塊，執(zhí)行8B到10B編碼流程，按指定規(guī)則將32bit對齊的幀結(jié)構(gòu)體轉(zhuǎn)換成40bit對齊的傳輸結(jié)構(gòu)體；

6)將40bit對齊的傳輸結(jié)構(gòu)體按低位到高位的順序依次以串行隊(duì)列發(fā)送至光纖端口。

本發(fā)明實(shí)施例還提供了一種通訊節(jié)點(diǎn)接收數(shù)據(jù)的方法，所述方法包括：

1)通過光纖端口接收到串行數(shù)據(jù)，以10B碼為索引檢索到幀開始SOF與幀結(jié)束EOF，并以此恢復(fù)出40bit對齊的幀的編碼傳輸結(jié)構(gòu)體；

2)將40bit對齊的幀的編碼傳輸結(jié)構(gòu)體經(jīng)10B到8B解碼操作，轉(zhuǎn)換成32bit對齊的普通FC-2層幀結(jié)構(gòu)體；

3)FC-2層幀結(jié)構(gòu)體經(jīng)過幀還原與校驗(yàn)過程，然后根據(jù)幀頭Head域內(nèi)的信息將幀按命令序列CMD、狀態(tài)序列STA、數(shù)據(jù)序列Data分類；

4)剝離FC-2層幀結(jié)構(gòu)體SOF、Head、CRC、EOF，并重組恢復(fù)消息結(jié)構(gòu)體，然后上傳至上位機(jī)；

5)上位機(jī)組織消息結(jié)構(gòu)體之間的合并和轉(zhuǎn)義，通過API接口將數(shù)據(jù)塊Data與數(shù)據(jù)屬性Param提供給用戶。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提供了一種FC-AE-1553仿真通信演示系統(tǒng)及數(shù)據(jù)發(fā)送方法，搭建了FC-AE-1553總線協(xié)議的預(yù)研與試驗(yàn)平臺，滿足FC-AE-1553高速總線通信技術(shù)的研究需求。本發(fā)明實(shí)施例采用機(jī)柜上架式結(jié)構(gòu)構(gòu)成，該仿真演示系統(tǒng)主要由2個獨(dú)立的機(jī)柜組成，每一個機(jī)柜構(gòu)成對應(yīng)FC-AE-1553總線網(wǎng)絡(luò)的一個子網(wǎng)，本發(fā)明實(shí)施例采用交換式組網(wǎng)結(jié)構(gòu)，構(gòu)建一個FC-AE-1553雙冗余網(wǎng)絡(luò)。并且基于FPGA單元構(gòu)造了FC-AE-1553仿真通訊卡，并且設(shè)置了所述FPGA單元的結(jié)構(gòu)以及FPGA單元主邏輯模塊的子模塊結(jié)構(gòu)，可以按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能，從而可以與上位機(jī)配合實(shí)現(xiàn)本發(fā)明實(shí)施例的仿真通信演示系統(tǒng)，可以滿足用戶的多種需求。

在閱讀并理解了附圖和詳細(xì)描述后，可以明白其他方面。

附圖說明

附圖用來提供對本申請技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本申請的實(shí)施例一起用于解釋本申請的技術(shù)方案，并不構(gòu)成對本申請技術(shù)方案的限制。在附圖中：

圖1為本發(fā)明實(shí)施例提供的FC-AE-1553仿真通信演示系統(tǒng)的結(jié)構(gòu)示意圖。

圖2為本發(fā)明實(shí)施例提供的FC-AE-1553仿真通訊卡的結(jié)構(gòu)示意圖。

圖3為本發(fā)明實(shí)施例提供的FPGA單元結(jié)構(gòu)示意圖。

圖4為本發(fā)明實(shí)施例提供的FPGA單元所包括的第一主邏輯模塊Port_0或者第二主邏輯模塊Port_1內(nèi)包含的子模塊示意圖。

圖5為本發(fā)明實(shí)施例提供的通訊節(jié)點(diǎn)發(fā)送數(shù)據(jù)流示意圖。

圖6為本發(fā)明實(shí)施例提供的通訊節(jié)點(diǎn)接收數(shù)據(jù)流示意圖。

本申請目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。

具體實(shí)施方式

應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本申請，并不用于限定本申請。

現(xiàn)在將參考附圖描述實(shí)現(xiàn)本發(fā)明各個實(shí)施例的數(shù)據(jù)采集模塊。在后續(xù)的描述中，使用用于表示元件的諸如“模塊”、“部件”或“單元”的后綴僅為了有利于本申請的說明，其本身并沒有特定的意義。因此，“模塊”與“部件”可以混合地使用。

FC-AE-1553將是一項(xiàng)值得進(jìn)行技術(shù)儲備和預(yù)研的高速總線技術(shù)，能夠兼容目前用戶已經(jīng)能夠成熟應(yīng)用的傳統(tǒng)1553B總線，同時還可以帶來FC光纖通道協(xié)議的諸多技術(shù)優(yōu)勢，從而在保證新型航天器通信網(wǎng)絡(luò)的高可靠性、高實(shí)時性的同時，將極大拓展目前的總線網(wǎng)絡(luò)設(shè)計(jì)規(guī)模、增大傳輸距離和傳輸帶寬、使冗余設(shè)計(jì)比傳統(tǒng)1553B總線設(shè)計(jì)更加靈活。

實(shí)施例1

圖1為本發(fā)明實(shí)施例提供的FC-AE-1553仿真通信演示系統(tǒng)的結(jié)構(gòu)示意圖。

本發(fā)明實(shí)施例提供了適用于FC-AE-1553高速總線協(xié)議的仿真通信演示系統(tǒng)。所述仿真通信演示系統(tǒng)采用機(jī)柜上架式結(jié)構(gòu)構(gòu)成，該仿真演示系統(tǒng)主要由2個獨(dú)立的機(jī)柜組成，每一個機(jī)柜構(gòu)成對應(yīng)FC-AE-1553總線網(wǎng)絡(luò)的一個子網(wǎng)(如圖1中所示第一子網(wǎng)及第二子網(wǎng))，本發(fā)明實(shí)施例采用交換式組網(wǎng)結(jié)構(gòu)，構(gòu)建一個FC-AE-1553雙冗余網(wǎng)絡(luò)。

如圖1所示，本發(fā)明實(shí)施例的仿真通信演示系統(tǒng)是由4臺顯示器、4臺工控機(jī)(含鍵盤、鼠標(biāo))、4臺交換機(jī)、2臺機(jī)柜及線纜組成。第一工控機(jī)、第二工控機(jī)和第一交換機(jī)、第三交換機(jī)共同組成一個第一子網(wǎng)，第三工控機(jī)、第四工控機(jī)和第二交換機(jī)、第四交換機(jī)共同組成一個第二子網(wǎng)。第一冗余網(wǎng)是由第一工控機(jī)、第二工控機(jī)、第三工控機(jī)、第四工控機(jī)、第一交換機(jī)和第三交換機(jī)共同組成。第二冗余網(wǎng)是由第一工控機(jī)、第二工控機(jī)、第三工控機(jī)、第四工控機(jī)、第二交換機(jī)和第四交換機(jī)共同組成。

可見，在本實(shí)施例中，F(xiàn)C-AE-1553高速光纖總線演示系統(tǒng)的網(wǎng)絡(luò)結(jié)構(gòu)主要由四臺光纖交換機(jī)實(shí)現(xiàn)。光纖交換機(jī)之間、交換機(jī)與工控機(jī)之間通過光纖線按一定方式連接，來構(gòu)成系統(tǒng)要求的雙冗余、雙子網(wǎng)拓?fù)浣Y(jié)構(gòu)網(wǎng)絡(luò)。

FC-AE-1553高速光纖總線演示系統(tǒng)的四個通訊節(jié)點(diǎn)由四臺插入FC-AE-1553仿真通訊卡的工控機(jī)來擔(dān)當(dāng)。所述工控機(jī)內(nèi)分別插入FC-AE-1553仿真通訊卡，用來實(shí)現(xiàn)FC-AE-1553協(xié)議棧的硬件部分，主要負(fù)責(zé)完成上位機(jī)與板卡緩沖區(qū)之間的數(shù)據(jù)交互，F(xiàn)C-AE-1553消息隊(duì)列的實(shí)時控制，F(xiàn)C格式數(shù)據(jù)幀的組成與分解、發(fā)送與接收等任務(wù)。

工控機(jī)操作系統(tǒng)及應(yīng)用軟件，則負(fù)責(zé)實(shí)現(xiàn)FC-AE-1553協(xié)議棧的軟件部分，包括API(二次開發(fā)包)與GUI(功能演示軟件)。API用于實(shí)現(xiàn)上位機(jī)與板卡之間的數(shù)據(jù)交互，為用戶提供數(shù)據(jù)操作接口。GUI用于實(shí)現(xiàn)演示系統(tǒng)的圖形化仿真監(jiān)控界面，通過后臺API實(shí)現(xiàn)直觀的圖形化FC-AE-1553消息操作。

4U(19英寸上架4U機(jī)箱，U指制式上架設(shè)備的高度單位，4U是4倍高度)工控機(jī)是演示系統(tǒng)的通信節(jié)點(diǎn)設(shè)備，運(yùn)行Windows操作系統(tǒng)，提供FC-AE-1553仿真通訊卡的主機(jī)運(yùn)行工作環(huán)境，在組建該演示系統(tǒng)時需將FC-AE-553仿真通訊卡插入該設(shè)備的PClex16擴(kuò)展槽。本實(shí)施例的4U工控機(jī)主要參數(shù)如表1所示：

表1 4U工控機(jī)主要技術(shù)參數(shù)

在本實(shí)施例中，光纖交換機(jī)是演示系統(tǒng)的核心組成設(shè)備之一，主要承擔(dān)交換和構(gòu)建冗余網(wǎng)絡(luò)的任務(wù)，根據(jù)演示系統(tǒng)總體設(shè)計(jì)的要求，本系統(tǒng)將采用4臺光纖交換機(jī)，實(shí)現(xiàn)組建FC-AE-1553雙冗余交換網(wǎng)絡(luò)，支持實(shí)現(xiàn)演示系統(tǒng)要求的全部功能實(shí)現(xiàn)。

光纖交換機(jī)主要技術(shù)參數(shù)如下：

1)光纖通道端口：8個(已授權(quán))，可擴(kuò)展至16個或者24個，端口類型支持通用的E、F、FL和N端口；

2)1，2，4和8Gbps速率自動感應(yīng)，也可選擇編程固定端口速率1，2，4和8Gbps端口匹配速率；

3)完全的Fabric架構(gòu)，最多可支持239臺交換機(jī)擴(kuò)展；

4)服務(wù)級別：Class2、Class3和Class F(交換機(jī)間幀)；

5)數(shù)量流量類型：支持單播、多播(255組)和廣播；

6)接口類型：小型可熱插拔(光纖接口SFP)LC類型端口，采用單模光纖；

7)最大幀凈載荷：2112個字節(jié)；

8)系統(tǒng)管理：Telnet、WEB、SNMP。

在本實(shí)施例中，F(xiàn)C-AE-1553仿真通訊卡是演示系統(tǒng)各通信節(jié)點(diǎn)的硬件接口設(shè)備，完全遵從FC-AE-1553總線協(xié)議進(jìn)行協(xié)議棧設(shè)計(jì)，結(jié)合配套API(二次開發(fā)包)與GUI(功能演示軟件)，可實(shí)現(xiàn)FC-AE-1553總線網(wǎng)絡(luò)的上層應(yīng)用、圖形化管理配置、以及協(xié)議監(jiān)控分析等功能。

在本實(shí)施例中，所述FC-AE-1553仿真通訊卡主要技術(shù)參數(shù)：

1)應(yīng)包含兩個SFP光口，光口速率為2.125Gbps；

2)兩個光口互為冗余光口，具備熱備份功能。當(dāng)某個網(wǎng)絡(luò)失效時，通訊節(jié)點(diǎn)能及時啟用冗余網(wǎng)絡(luò)；

3)通訊卡節(jié)點(diǎn)均可定義成網(wǎng)絡(luò)控制器NC或者網(wǎng)絡(luò)終端NT；

4)NC支持周期消息管理，支持條件分支；

5)NC支持非周期消息管理，具有兩級優(yōu)先級；

6)通過仿真通訊軟件可以實(shí)現(xiàn)簡單的網(wǎng)絡(luò)通訊；

7)通訊卡應(yīng)為上位機(jī)軟件提供上行報文接收、自動低層協(xié)議處理、報文流量統(tǒng)計(jì)、報文錯誤統(tǒng)計(jì)功能；

8)通訊卡應(yīng)為上位機(jī)軟件提供下行報文發(fā)送、發(fā)送條件解析與執(zhí)行、自動低層協(xié)議處理功能；

9)所實(shí)現(xiàn)的FC低層協(xié)議功能應(yīng)按《GJB 6410.1-2008》、GJB 6410.2-2008》、GJB 6410.3-2008》、GJB 6411-2008》相關(guān)定義執(zhí)行；

10)通訊卡應(yīng)實(shí)現(xiàn)FC-AE-1553上層協(xié)議部分功能，協(xié)議內(nèi)容按《INCITS FC-AE-1553REV 0.95》相關(guān)定義執(zhí)行。

FC-AE-1553仿真通信演示系統(tǒng)軟件由二次開發(fā)包(API)和FC_AE_1553功能演示軟件(GUI)構(gòu)成，二次開發(fā)包中集成了FC板卡驅(qū)動、FC驅(qū)動應(yīng)用動態(tài)庫、FC板卡控制庫和FC-AE-1553功能庫；FC_AE_1553功能演示軟件調(diào)用FC-AE-1553功能庫中的各項(xiàng)API通過圖形化界面對板卡進(jìn)行控制，并額外的提供NM(Network Monitor，網(wǎng)絡(luò)監(jiān)控器)數(shù)據(jù)存儲、分析等高級功能。

實(shí)施例2

圖2為本發(fā)明實(shí)施例提供的FC-AE-1553仿真通訊卡結(jié)構(gòu)示意圖，如圖2所示，本實(shí)施例提供的仿真通訊卡，包括：

FPGA(Field－Programmable Gate Array，即現(xiàn)場可編程門陣列)單元，用于按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能；

光模塊接口單元SFP，用于收發(fā)鏈路光信號，并將接收到的光信號轉(zhuǎn)化為串行數(shù)字信號供FPGA單元處理，同時將來自FPGA單元的串行數(shù)字信號轉(zhuǎn)化為光信號發(fā)送至光纖鏈路；

邊沿連接器，一端連接仿真通訊卡所插入的宿主計(jì)算機(jī)背板的PCI-E(總線接口)插槽，另一端與FPGA單元的編碼模塊GTX接口連接，用于實(shí)現(xiàn)仿真通訊卡與仿真通訊卡所插入的宿主計(jì)算機(jī)之間的高速數(shù)據(jù)交換。

所述邊沿連接器為8通道PCI-E印制板邊沿連接接口。

SDRAM(Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器)，固定的板上外部存儲芯片，用于FPGA內(nèi)部位微處理器的指令與數(shù)據(jù)存儲；兩個通道。

配置電路，用于FPGA的上電加載配置，為非易失性閃存芯片；

閃存單元，用于FPGA內(nèi)PowerPC的上電加載配置，為非易失性閃存芯片，

時鐘單元，用于提供高精度有源時鐘，并搭配PLL(Phase Locked Loop，鎖相回路或鎖相環(huán))電路，生成供各個電路模塊使用的時鐘源。所述高精度有源時鐘為25MHz。

JTAG(Joint Test Action Group，聯(lián)合測試工作組)接口，3套JTAG接口。其中一套供FPGA下載配置專用，另外兩套用于PowerPC調(diào)試使用。

在本實(shí)施例中，所述仿真通訊卡還包括：

DIMM(Dual-Inline-Memory-Modules，即雙列直插式存儲模塊)條式連接用插槽，用于FPGA的大容量外部數(shù)據(jù)存儲；

可自由擴(kuò)展內(nèi)存條容量，兩個通道。

在本實(shí)施例中，所述仿真通訊卡還包括：

前面板LED，兩套彩色LED指示燈，提供直觀的雙通道光口工作狀態(tài)標(biāo)識。

在本實(shí)施例中，所述仿真通訊卡還包括：

擴(kuò)展接口單元，用于自定義多用接口，包括IRIG-B(國際通用時間格式碼)信號、外部觸發(fā)輸入、觸發(fā)輸出信號，對內(nèi)與FPGA連接。

實(shí)施例3

參照圖3所示，為本發(fā)明實(shí)施例提供的FPGA單元結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例提供的通訊卡采用雙光口雙通道結(jié)構(gòu)設(shè)計(jì)。因此，F(xiàn)PGA單元內(nèi)部包含兩套主邏輯模塊，分別對應(yīng)于兩個通道(Port_0和Port_1)，如圖3所示，兩套主邏輯模塊分別為第一主邏輯模塊Port_0和第二主邏輯模塊Port_1，這兩套主邏輯模塊內(nèi)部邏輯完全相同。除了以上兩個主邏輯模塊外，F(xiàn)PGA單元內(nèi)還包括路由模塊，以及PCI-E IP核模塊，用于實(shí)現(xiàn)板卡硬件與宿主計(jì)算機(jī)之間的通信；還包括與PCI-E核對應(yīng)的通道數(shù)據(jù)緩沖與仲裁邏輯模塊；還包括充當(dāng)FC通道編碼層的兩個GTX模塊(第一編碼模塊GTX_0、第二編碼模塊GTX_1)，用于實(shí)現(xiàn)板卡硬件對光纖傳輸介質(zhì)的電-光信號編碼與轉(zhuǎn)化，還包括擴(kuò)展模塊。

參照圖3所示，以下詳細(xì)描述各個模塊的功能。

首先需要說明的是，IP核例化是指將事先定義好的，能實(shí)現(xiàn)特定功能的FPGA代碼，以特定的流程添加到使用者的設(shè)計(jì)方案中，并實(shí)現(xiàn)該特定功能的過程。

所述第一編碼模塊GTX_0以及第二編碼模塊GTX_1，第一編碼模塊GTX_0模塊與第一光纖接口SFP_0和路由模塊直接接口，第二編碼模塊GTX_1模塊與第二光纖接口SFP_1和路由模塊直接接口，是FPGA內(nèi)部直接例化的IP核模塊，用于對外連接實(shí)施例1中所述的光模塊SFP接口單元，收發(fā)光信號，并實(shí)現(xiàn)光信號與串行數(shù)據(jù)信號之間的相互轉(zhuǎn)換。另外實(shí)現(xiàn)FC通道的FC-1編碼層功能，為主邏輯模塊提供32位(或40位)的并行數(shù)據(jù)的收發(fā)功能；

路由模塊，為FPGA兩個通道提供可變的對外數(shù)據(jù)流拓?fù)浣Y(jié)構(gòu)。根據(jù)上層軟件配置，可實(shí)現(xiàn)兩個通道并行、交叉、內(nèi)回環(huán)等類型的數(shù)據(jù)路由；

第一主邏輯模塊Port_0(或第二主邏輯模塊Port_1)：按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能，包括部分FC-2層協(xié)議、故障注入、鏈路數(shù)據(jù)緩沖與預(yù)處理等子模塊。同時，還包含對SDRAM、DDR2、Flash、JTAG、擴(kuò)展接口等FPGA外部設(shè)備的接口子模塊；

PCI-E IP核模塊，用于FGPA與上位機(jī)PCI-E總線連接的接口模塊，直接用IP核例化，使本發(fā)明實(shí)施例的測試卡可被上位機(jī)識別為一個PCI-E設(shè)備；

通道數(shù)據(jù)緩沖及仲裁邏輯模塊，用于調(diào)度第一主邏輯模塊Port_0與第二主邏輯模塊Port_1兩個邏輯模塊對PCI-E總線之間的數(shù)據(jù)流，解決多端口之間數(shù)據(jù)傳輸?shù)臎_突問題；

擴(kuò)展模塊，用于預(yù)留給本發(fā)明實(shí)施例的通用仿真測試卡的擴(kuò)展功能模塊及接口。

實(shí)施例4

如上所述，第一主邏輯模塊Port_0與第二主邏輯模塊Port_1是FPGA功能實(shí)現(xiàn)的核心，所述模塊內(nèi)部包含了大量子模塊來實(shí)現(xiàn)不同的邏輯或接口。下面將參照圖4所示，詳細(xì)描述一下第一主邏輯模塊Port_0或者第二主邏輯模塊Port_1內(nèi)包含的子模塊。

參展圖4所示，所述第一主邏輯模塊Port_0或者第二主邏輯模塊Port_1包含以下子模塊：接收緩沖區(qū)、發(fā)送緩沖區(qū)、時標(biāo)模塊、寄存器組、DMA(直接內(nèi)存存取)控制器、監(jiān)控?cái)?shù)據(jù)預(yù)處理模塊、BB(Buffer to Buffer，緩沖對緩沖)信用緩沖區(qū)、EE(端對端)信用緩沖區(qū)、鏈路控制邏輯模塊、幀建立模塊、1553協(xié)議模塊、發(fā)送隊(duì)列管理模塊、發(fā)送緩沖區(qū)、PowerPC、PPC(PowerPC)中斷控制器、SDRAM(同步動態(tài)隨機(jī)存儲器)控制器、DDR2(雙倍速率同步動態(tài)隨機(jī)存儲器)控制器、通道數(shù)據(jù)緩沖區(qū)、Local Bus(本地自定義總線)、管道突發(fā)式緩存PLB；

接收緩沖區(qū)，用于接收來自路由模塊的數(shù)據(jù)流并緩存，然后分別提供給監(jiān)控?cái)?shù)據(jù)通路、鏈路控制通路、故障注入通路使用；

發(fā)送緩沖區(qū)，用來緩存來自發(fā)送隊(duì)列管理模塊的數(shù)據(jù)流，對齊、整理并發(fā)送至路由模塊；

時標(biāo)模塊，用于生成時間戳。在需要時，為監(jiān)控?cái)?shù)據(jù)預(yù)處理模塊提供64bit的實(shí)時時標(biāo)。另外，還包含外部同步信號的收發(fā)與處理邏輯，該信號通過擴(kuò)展接口的專用端口與外部相關(guān)設(shè)備通訊；

寄存器組，具有與PCI-E BAR(基址寄存器)空間映射地址的寄存器集合。其中包括各個子模塊的配置寄存器與狀態(tài)寄存器、用于條件觸發(fā)的簡介觸發(fā)器Trigger寄存器組、組合Trigger序列寄存器組、故障注入策略寄存器組等。由上位機(jī)對各個寄存器或寄存器組進(jìn)行配置；

DMA(直接內(nèi)存存取)控制器，用于本地自定義總線Local Bus上各子模塊之間的數(shù)據(jù)流控制。具有突發(fā)訪問模式和帶有優(yōu)先級的通道設(shè)置；

監(jiān)控?cái)?shù)據(jù)預(yù)處理模塊，用于接收和緩沖鏈路數(shù)據(jù)，經(jīng)分類、壓縮以及對齊處理，添加時標(biāo)和附加信息之后，發(fā)送至DDR2內(nèi)或直接發(fā)送至通道數(shù)據(jù)緩沖區(qū)。該數(shù)據(jù)用于上位機(jī)實(shí)時監(jiān)控和通訊使用；

BB信用緩沖區(qū)，用于接收具有幀結(jié)構(gòu)的FC報文和鏈路響應(yīng)原語，進(jìn)行緩沖區(qū)對緩沖區(qū)流控判斷，并提示幀建立模塊生成適當(dāng)?shù)逆溌讽憫?yīng)原語；

EE信用緩沖區(qū)，用于接收具有幀結(jié)構(gòu)的FC報文，進(jìn)行端到端緩沖區(qū)流控判斷，并提示幀建立模塊生成適當(dāng)?shù)腇C響應(yīng)幀；

鏈路控制邏輯模塊，用于根據(jù)鏈路上接收到的用于協(xié)議層鏈路控制的原語序列及幀報文，執(zhí)行相應(yīng)的鏈路復(fù)位或控制協(xié)議，并提示幀建立模塊生成適當(dāng)?shù)腇C響應(yīng)原語序列或響應(yīng)幀；

幀建立模塊，根據(jù)BB信用緩沖區(qū)、EE信用緩沖區(qū)、鏈路控制邏輯模塊發(fā)送的組幀或組原語請求，并根據(jù)對應(yīng)狀態(tài)寄存器的內(nèi)容生成適當(dāng)?shù)腇C報文，然后按約定的順序發(fā)送至發(fā)送隊(duì)列管理模塊；

1553協(xié)議模塊，用于接收上位機(jī)與FC-AE-1553上層協(xié)議相關(guān)的消息配置信息，管理消息隊(duì)列、周期、跳轉(zhuǎn)、高低優(yōu)先等邏輯的功能模塊；

發(fā)送隊(duì)列管理模塊，用于接收和緩沖來自多個模塊的發(fā)送報文，并根據(jù)約定規(guī)則排序并發(fā)送至發(fā)送緩沖區(qū)，在故障注入模式下，還負(fù)責(zé)報文長度匹配機(jī)制的管理；

發(fā)送緩沖區(qū)，接收并緩沖來自發(fā)送隊(duì)列管理模塊的報文，然后發(fā)送至路由模塊；

PowerPC，例化的FPGA內(nèi)部PowerPC 440的硬核；

PPC(PowerPC)中斷控制器，用于管理作用于PowerPC的中斷信號；

SDRAM(同步動態(tài)隨機(jī)存儲器)控制器，用于提供訪問FPGA單元外部SDRAM芯片的接口模塊；

DDR2控制器，用于提供訪問FPGA外部DDR2SDRAM芯片的接口模塊；

通道數(shù)據(jù)緩沖區(qū)，用于管理和緩沖單個通道的主邏輯模塊對于PCI-E總線接口模塊的上行和下行數(shù)據(jù)流；

Local Bus，單個通道的主邏輯模塊內(nèi)部，用于連接多個子模塊的數(shù)據(jù)、地址以及控制信號的自定義內(nèi)部總線；

PLB(管道突發(fā)式緩存)，單個通道的主邏輯模塊內(nèi)部，用于連接PowerPC與其相關(guān)子模塊的內(nèi)部總線。

參照圖5所示，為本發(fā)明實(shí)施例提供的通訊節(jié)點(diǎn)發(fā)送數(shù)據(jù)流示意圖。本實(shí)施例的通訊節(jié)點(diǎn)發(fā)送數(shù)據(jù)的方法，包括以下步驟：

1)用戶通過API(應(yīng)用程序編程接口)接口向上位機(jī)緩沖區(qū)寫入要發(fā)送的數(shù)據(jù)(Data)和發(fā)送屬性(Param)。數(shù)據(jù)塊最大長度為1GB，根據(jù)消息類型的不同，數(shù)據(jù)塊內(nèi)容也可以為空；

2)為了組織消息結(jié)構(gòu)，API會將用戶數(shù)據(jù)塊做第一次分割，分割塊大小為32KB。

3)軟件后臺構(gòu)建消息傳輸結(jié)構(gòu)，根據(jù)Param塊內(nèi)容，分別構(gòu)建為命令序列(CMD)或狀態(tài)序列(STA)，并將Data塊第二次分割為2KB大小的傳輸塊結(jié)構(gòu)，構(gòu)建數(shù)據(jù)序列。

每個消息傳輸結(jié)構(gòu)體最多可容納32KB(16x 2KB)的數(shù)據(jù)塊，如果一次用戶任務(wù)的數(shù)據(jù)塊大于32KB，則會構(gòu)建多個消息傳輸結(jié)構(gòu)體。

為提高傳輸效率，按FC-AE-1553協(xié)議規(guī)定，命令序列(CMD)或狀態(tài)序列(STA)本身可攜帶不大于2KB的數(shù)據(jù)(Data)內(nèi)容。如果用戶數(shù)據(jù)塊內(nèi)容小于2KB，則消息結(jié)構(gòu)體內(nèi)可以只包含命令序列(CMD)或狀態(tài)序列(STA)，而不包含額外的數(shù)據(jù)序列。

4)組建好的消息結(jié)構(gòu)體會下傳至板卡數(shù)據(jù)緩沖區(qū)。FPGA邏輯會為待發(fā)消息結(jié)構(gòu)體添加FC-2層幀結(jié)構(gòu)：幀開始(SOF)、幀頭(Head)、校驗(yàn)(CRC)、幀結(jié)束(EOF)。幀結(jié)構(gòu)體以32bit對齊排序。

5)每個待發(fā)FC幀會進(jìn)入編碼邏輯模塊，執(zhí)行8B/10B編碼流程。按指定規(guī)則將32bit對齊的幀結(jié)構(gòu)體轉(zhuǎn)換成40bit對齊的傳輸結(jié)構(gòu)體。

6)將40bit對齊的傳輸結(jié)構(gòu)體按低位到高位的順序依次以串行隊(duì)列發(fā)送至光纖端口。

參照圖6所示，為本發(fā)明實(shí)施例提供的通訊節(jié)點(diǎn)接收數(shù)據(jù)流示意圖。所述通訊節(jié)點(diǎn)接收數(shù)據(jù)流可視為數(shù)據(jù)發(fā)送流程的逆過程。通訊節(jié)點(diǎn)接收數(shù)據(jù)方法，包括：

1)板卡通過光纖端口接收到串行數(shù)據(jù)。以特殊10B碼為索引檢索到幀開始(SOF)與幀結(jié)束(EOF)特征，并以此恢復(fù)出40bit對齊的幀的編碼傳輸結(jié)構(gòu)體。

2)將40bit對齊的幀的編碼傳輸結(jié)構(gòu)體經(jīng)10B/8B解碼操作，轉(zhuǎn)換成32bit對齊的普通FC-2層幀結(jié)構(gòu)體。

3)FC幀會經(jīng)過一系列的幀還原與校驗(yàn)過程，然后會根據(jù)幀頭(Head)域內(nèi)的信息將幀按命令序列(CMD)、狀態(tài)序列(STA)、數(shù)據(jù)序列(Data)分類。

4)剝離FC-2層結(jié)構(gòu)SOF、Head、CRC、EOF，并重組恢復(fù)消息結(jié)構(gòu)體，然后由板卡上傳至上位機(jī)。

5)軟件后臺組織消息結(jié)構(gòu)體之間的合并和轉(zhuǎn)義，通過API接口將數(shù)據(jù)塊(Data)與數(shù)據(jù)屬性(Param)提供給用戶。

在具體應(yīng)用中，本發(fā)明實(shí)施例的仿真通信演示系統(tǒng)網(wǎng)絡(luò)的構(gòu)建，詳見以下描述：

本發(fā)明實(shí)施例的FC-AE-1553光纖總線演示系統(tǒng)的子網(wǎng)與冗余網(wǎng)由四臺交換機(jī)、十根光纖線來按圖1所示共同構(gòu)建，其實(shí)現(xiàn)方式如下：

1)第一子網(wǎng)的組建和連接

將第一工控機(jī)中FC-AE-1553通訊卡中的Port0端口(近金手指PCIe總線接口)與第一光纖交換機(jī)端口Port1進(jìn)行連接，同時再將第一工控機(jī)中FC-AE-1553通訊卡中的Port1端口與第三光纖交換機(jī)端口Port1進(jìn)行連接；

將第二工控機(jī)中FC-AE-1553通訊卡中的Port0端口(近金手指PCIe總線接口)與第一光纖交換機(jī)端口Port2進(jìn)行連接，同時再將第二工控機(jī)中FC-AE-1553通訊卡中的Port1端口與第三光纖交換機(jī)端口Port2進(jìn)行連接。

2)第二子網(wǎng)的組建和連接

將第三工控機(jī)中FC-AE-1553通訊卡中的Port0端口(近金手指PCIe總線接口)與第二光纖交換機(jī)端口Port1進(jìn)行連接，同時再將第三工控機(jī)中FC-AE-1553通訊卡中的Port1端口與第四光纖交換機(jī)端口Port1進(jìn)行連接；

將第四工控機(jī)中FC-AE-1553通訊卡中的Port0端口(近金手指PCIe總線接口)與第二光纖交換機(jī)端口Port2進(jìn)行連接，同時再將第四工控機(jī)中FC-AE-1553通訊卡中的Port1端口與第四光纖交換機(jī)端口Port2進(jìn)行連接。

3)第一子網(wǎng)與第二子網(wǎng)連接構(gòu)成演示系統(tǒng)網(wǎng)絡(luò)

將第一光纖交換機(jī)的Port0端口與第二光纖交換機(jī)的Port0端口連接，構(gòu)建系統(tǒng)第一冗余網(wǎng)絡(luò)；

將第三光纖交換機(jī)的Port0端口與第四光纖交換機(jī)的Port0端口連接，構(gòu)建系統(tǒng)第二冗余網(wǎng)絡(luò)。

在本發(fā)明實(shí)施例中，F(xiàn)C-AE-1553仿真通信演示系統(tǒng)的功能特性為：

1、組成2.125Gbps以上帶寬的FC-AE-1553完整通訊網(wǎng)絡(luò)，包括兩個子網(wǎng)；

2、子網(wǎng)功能：

1)每個子網(wǎng)包含若2個通訊節(jié)點(diǎn)；

2)子網(wǎng)內(nèi)部以及兩個子網(wǎng)之間的節(jié)點(diǎn)之間均能通訊；

3)兩個子網(wǎng)也可以同獨(dú)立工作，各自擁有自己的NC。

3、通訊節(jié)點(diǎn)均通過冗余接口分別連接到冗余交換網(wǎng)絡(luò)；

1)通訊節(jié)點(diǎn)能感知冗余接口的可用性，保障可靠傳輸；

2)當(dāng)某個網(wǎng)絡(luò)失效時，通訊節(jié)點(diǎn)能及時啟用冗余網(wǎng)絡(luò)。

4、每個節(jié)點(diǎn)均可定義成NC或者NT；

1)NC支持周期消息管理，支持條件分支；

2)NC支持非周期消息管理，具有兩級優(yōu)先級；

3)通過仿真通訊軟件可以實(shí)現(xiàn)簡單的網(wǎng)絡(luò)通訊；

4)通過SDK可以開發(fā)網(wǎng)絡(luò)通訊軟件。

5、通訊節(jié)點(diǎn)軟件具備如下功能：

1)流量統(tǒng)計(jì)功能；

2)報文采集、過濾和存儲功能；

協(xié)議分析以及通訊過程分析功能；

4)故障檢測功能。

本發(fā)明實(shí)施例提供的仿真通信演示系統(tǒng)采用機(jī)柜上架式結(jié)構(gòu)構(gòu)成，該仿真演示系統(tǒng)主要由2個獨(dú)立的機(jī)柜組成，每一個機(jī)柜構(gòu)成對應(yīng)FC-AE-1553總線網(wǎng)絡(luò)的一個子網(wǎng)，本發(fā)明實(shí)施例采用交換式組網(wǎng)結(jié)構(gòu)，構(gòu)建一個FC-AE-1553雙冗余網(wǎng)絡(luò)。并且基于FPGA單元構(gòu)造了FC-AE-1553仿真通訊卡，并且設(shè)置了所述FPGA單元的結(jié)構(gòu)以及FPGA單元主邏輯模塊的子模塊結(jié)構(gòu)，可以按照預(yù)設(shè)的應(yīng)用需求實(shí)現(xiàn)控制邏輯功能，從而可以與上位機(jī)配合實(shí)現(xiàn)本發(fā)明實(shí)施例的仿真通信演示系統(tǒng)，可以滿足用戶的多種需求。

需要說明的是，在本文中，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。

上述本發(fā)明實(shí)施例序號僅僅為了描述，不代表實(shí)施例的優(yōu)劣。

通過以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到上述實(shí)施例中的方法可借助軟件加必需的通用硬件平臺的方式來實(shí)現(xiàn)，當(dāng)然也可以通過硬件，但很多情況下前者是更佳的實(shí)施方式?；谶@樣的理解，本發(fā)明的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲在一個存儲介質(zhì)(如ROM/RAM、磁碟、光盤)中，包括若干指令用以使得一臺終端設(shè)備執(zhí)行本發(fā)明實(shí)施例中包括的方法或者流程。

以上僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。