專利名稱：一種內(nèi)嵌1553b遠(yuǎn)程終端的測控電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及運(yùn)載火箭電子綜合系統(tǒng)技術(shù)領(lǐng)域，特別是涉及一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路。
背景技術(shù)：
155 總線作為系統(tǒng)集成工具應(yīng)用到運(yùn)載火箭電子綜合系統(tǒng)后，要求彈上單機(jī) (如綜合控制器)提供155 終端接口，通過總線接收來自飛控計(jì)算機(jī)的指令完成特定的控制輸出，并通過總線將測試結(jié)果將本地的測試結(jié)果發(fā)送飛控計(jì)算機(jī)。目前，國內(nèi)通常采用一種基于CPU的微計(jì)算機(jī)系統(tǒng)的方案設(shè)計(jì)電路板，通過設(shè)計(jì)并加載專用軟件，實(shí)現(xiàn)通過155 總線接收控制數(shù)據(jù)和發(fā)送測試數(shù)據(jù)，完成系統(tǒng)分配給的功能。實(shí)際上，對一部份彈上單機(jī)其功能實(shí)質(zhì)上實(shí)現(xiàn)模擬量和開關(guān)量測試信號采樣、開關(guān)量控制信號輸出，本身不需要完成復(fù)雜的運(yùn)算。對于這部分單機(jī)采用基于CPU的微計(jì)算機(jī)系統(tǒng)的方案的缺點(diǎn)是硬件比較復(fù)雜， 還需要設(shè)計(jì)專門的軟件，設(shè)計(jì)、生產(chǎn)和試驗(yàn)需要耗費(fèi)較多人力物力。此外，不同運(yùn)載火箭型號有很大部分的彈上單機(jī)，其功能和性能是大致相同的；即使是同一型號，也有部分單機(jī)其功能是大致相同的。一般型號單機(jī)設(shè)計(jì)都是為滿足系統(tǒng)分配的特定功能而設(shè)計(jì)的，即使兩個(gè)功能大致相同的單機(jī)也分別進(jìn)行設(shè)計(jì)的，其電氣接口和數(shù)據(jù)接口也不通用，存在一定程度設(shè)計(jì)的重復(fù)。此外，一般型號單機(jī)本身不能保存歷史測試信息及設(shè)備編號、出廠日期等產(chǎn) min 息。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，該測控電路減少了 CPU及其支持器件，降低了硬件復(fù)雜度，更有利于設(shè)備設(shè)計(jì)、制造與排故，降低了器件成本和軟件開發(fā)成本，提高了系統(tǒng)的可靠性，且為系統(tǒng)的簡化設(shè)計(jì)提供了基礎(chǔ)。本實(shí)用新型的上述目的是通過如下技術(shù)方案予以實(shí)現(xiàn)的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，包括第一 CPLD、第二 CPLD、總線接口芯片 BPICjga DR、存儲器FRAM、模數(shù)轉(zhuǎn)換ADC和時(shí)鐘源CLOCK，其中總線接口芯片BPIC為測控電路與155 總線的電子接口，且總線接口芯片BPIC分別與第一 CPLD、第二 CPLD和時(shí)鐘源 CLOCK連接，第一 CPLD還連接驅(qū)動(dòng)DR，第二 CPLD還分別連接存儲器FRAM和模數(shù)轉(zhuǎn)換ADC， 且第一 CPLD與第二 CPLD之間也實(shí)現(xiàn)連接；第一 CPLD根據(jù)總線接口芯片BPIC從1553B總線接收到的開關(guān)量控制數(shù)據(jù)，進(jìn)行譯碼、鎖存后控制輸出口，經(jīng)驅(qū)動(dòng)DR放大后驅(qū)動(dòng)外部負(fù)載實(shí)現(xiàn)開關(guān)量指令輸出；同時(shí)實(shí)時(shí)采集開關(guān)量輸入信號判讀比較，若任一開關(guān)量輸入信號發(fā)生變化，則將所述開關(guān)量輸入信號鎖存供總線接口芯片BPIC訪問，若總線接口芯片BPIC訪問超過3次并且開關(guān)量輸入信號不再發(fā)生變化，則輸出控制信號將總線接口芯片BPIC指定為“忙”的狀態(tài)；第二 CPLD控制模數(shù)轉(zhuǎn)換ADC的工作，獲得模數(shù)轉(zhuǎn)換ADC的轉(zhuǎn)換結(jié)果，并將所述轉(zhuǎn)換結(jié)果進(jìn)行鎖存，供總線接口芯片BPIC訪問；同時(shí)控制存儲器FRAM的工作，實(shí)現(xiàn)產(chǎn)品測試信息和屬性信息的存儲與發(fā)送；總線接口芯片BPIC為測控電路提供155 總線電氣接口，工作需要外部提供時(shí)鐘源 CLOCK ；存儲器FRAM為測控電路提供存儲空間，存儲測試信息和屬性信息；模數(shù)轉(zhuǎn)換ADC將接收到的模擬量測試信號轉(zhuǎn)換為數(shù)字量測試信號并輸出給第二 CPLD ； 驅(qū)動(dòng)DR為測控電路提供驅(qū)動(dòng)。在上述內(nèi)嵌155 遠(yuǎn)程終端的測控電路中，總線接口芯片BPIC的型號為 BU-64703。在上述內(nèi)嵌155 遠(yuǎn)程終端的測控電路中，第一 CPLD和第二 CPLD的型號為 XCR35120在上述內(nèi)嵌155 遠(yuǎn)程終端的測控電路中，驅(qū)動(dòng)DR為6反相驅(qū)動(dòng)器，型號為 SNJ5406FKo在上述內(nèi)嵌155 遠(yuǎn)程終端的測控電路中，存儲器FRAM為鐵電存儲器，型號為 FM22L16。在上述內(nèi)嵌155 遠(yuǎn)程終端的測控電路中，模數(shù)轉(zhuǎn)換ADC的型號為MAX1265BEEI。本實(shí)用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)(1)本實(shí)用新型測控電路通過硬件實(shí)現(xiàn)內(nèi)嵌1553總線遠(yuǎn)程終端的開關(guān)量輸入輸出電路設(shè)計(jì)，同時(shí)配備模數(shù)AD轉(zhuǎn)換電路實(shí)現(xiàn)模擬信號的采樣，配備鐵電存儲器FRAM實(shí)現(xiàn)測試信息和產(chǎn)品屬性信息的非帶電存儲，即設(shè)備掉電后存儲信息不會丟失，無需CPU及其相關(guān)器件支持，無需開發(fā)專門的軟件而完成相同的功能，為系統(tǒng)的簡化設(shè)計(jì)提供了基礎(chǔ)；(2)本實(shí)用新型測控電路在1553B總線接口與控制電路板的設(shè)計(jì)方案減少了 CPU 及其支持器件，降低了硬件復(fù)雜度，更有利于設(shè)備設(shè)計(jì)、制造與排故，降低了器件成本和軟件開發(fā)成本，提高了系統(tǒng)的可靠性；(3)本實(shí)用新型在單機(jī)與外部數(shù)字接口設(shè)計(jì)上，采用“透明”化設(shè)計(jì)，通過CPLD編程將單機(jī)本地IO與飛控計(jì)算機(jī)控制碼(設(shè)計(jì)冗余碼)建立一對一映射關(guān)系，飛控計(jì)算機(jī)控制單機(jī)的開關(guān)量指令輸出口相當(dāng)于控制飛控計(jì)算機(jī)本地IO 口，單機(jī)與總線等軟硬件環(huán)節(jié)對飛控計(jì)算機(jī)完全透明，指令輸出與關(guān)閉由飛控計(jì)算機(jī)直接控制，其具體功能通過飛控計(jì)算機(jī)軟件指定，單機(jī)無需關(guān)心具體指令功能，有利于提高產(chǎn)品通用化；(4)本實(shí)用新型測控電路設(shè)計(jì)簡潔，兼顧了通用性和優(yōu)化設(shè)計(jì)，可應(yīng)用于不同型號運(yùn)載火箭電子綜合系統(tǒng)中的時(shí)序控制、噴管開關(guān)控制以及彈上測試信息獲取等場合，為系統(tǒng)的簡化設(shè)計(jì)、組合化設(shè)計(jì)提供了技術(shù)基礎(chǔ)，有利于提高工作效率和產(chǎn)品質(zhì)量、加快研制研制進(jìn)度、節(jié)約成本等。
圖1為本實(shí)用新型測控電路原理框圖；圖2為本實(shí)用新型CPLD對控制指令實(shí)現(xiàn)的”三取二”邏輯設(shè)計(jì)圖。
具體實(shí)施方式
[0025]
以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步詳細(xì)的描述圖1為本實(shí)用新型測控電路原理框圖，由圖可知測控電路包括第一 CPLD、第二 CPLD、總線接口芯片BPICjga DR、存儲器FRAM、模數(shù)轉(zhuǎn)換ADC和時(shí)鐘源CLOCK，其中總線接口芯片BPIC為測控電路與155 總線的電子接口，且總線接口芯片BPIC分別與第一 CPLD、 第二 CPLD和時(shí)鐘源CLOCK連接，第一 CPLD還連接驅(qū)動(dòng)DR，第二 CPLD還分別連接存儲器 FRAM和模數(shù)轉(zhuǎn)換ADC，且第一 CPLD與第二 CPLD之間也實(shí)現(xiàn)連接；上述各器件在PCB印制電路板上通過PCB走線連接。本實(shí)用新型測控電路的功能包括如下幾個(gè)方面1)提供155 總線電氣接口 ；2)通過總線接收到的指令控制轉(zhuǎn)換為本地開關(guān)量輸出；3)采樣本地開關(guān)量輸入口數(shù)據(jù)，通過1553B總線將其發(fā)送出去；4)采用本地模擬量輸入接口數(shù)據(jù)，通過1553B總線將其發(fā)送出去；5)通過155 總線接收測試數(shù)據(jù)及產(chǎn)品屬性數(shù)據(jù)并將其存儲到FRAM ；6)通過155 總線將測試數(shù)據(jù)及產(chǎn)品屬性數(shù)據(jù)發(fā)送出去。其中上述各電路各元器件主要實(shí)現(xiàn)的功能如下CPLD的主要功能是根據(jù)BPIC、ADC、FRAM之間的握手時(shí)序，設(shè)計(jì)數(shù)據(jù)的鎖存、譯碼、 控制邏輯，控制BPIC、ADC、FRAM等集成電路芯片協(xié)同工作，實(shí)現(xiàn)電路功能，實(shí)現(xiàn)開關(guān)量輸出、開關(guān)量輸入測試、模擬量測試和產(chǎn)品測試信息和屬性信息存儲與發(fā)送功能。具體為第一 CPLD根據(jù)總線接口芯片BPIC從1553B總線接收到的開關(guān)量控制數(shù)據(jù)，進(jìn)行譯碼、鎖存后控制輸出口，經(jīng)驅(qū)動(dòng)DR放大后驅(qū)動(dòng)外部負(fù)載實(shí)現(xiàn)開關(guān)量指令輸出；同時(shí)從 1553B總線實(shí)時(shí)采集開關(guān)量輸入信號判讀比較，若任一開關(guān)量輸入信號發(fā)生變化，則將所述開關(guān)量輸入信號鎖存供總線接口芯片BPIC訪問，若總線接口芯片BPIC訪問超過3次并且開關(guān)量輸入信號再不發(fā)生變化，則輸出控制信號將總線接口芯片BPIC指定為“忙”的狀態(tài)；第二 CPLD控制模數(shù)轉(zhuǎn)換ADC的工作，獲得模數(shù)轉(zhuǎn)換ADC的轉(zhuǎn)換結(jié)果，并將所述轉(zhuǎn)換結(jié)果進(jìn)行鎖存，供總線接口芯片BPIC訪問；同時(shí)控制存儲器FRAM工作，實(shí)現(xiàn)產(chǎn)品測試信息和屬性信息的存儲與發(fā)送；總線接口芯片BPIC為測控電路提供155 總線電氣接口，工作需要外部提供時(shí)鐘源 CLOCK ；存儲器FRAM為測控電路提供存儲空間，存儲測試信息和屬性信息；模數(shù)轉(zhuǎn)換ADC將接收到的模擬量測試信號轉(zhuǎn)換為數(shù)字量測試信號供第二 CPLD ； 驅(qū)動(dòng)DR為測控電路提供驅(qū)動(dòng)。在電路外部數(shù)字接口設(shè)計(jì)上，采用了“透明”化設(shè)計(jì)的方案，將每個(gè)開關(guān)量輸出端對應(yīng)于控制數(shù)據(jù)的某一位，為了提高可靠性，通過CPLD對控制指令實(shí)現(xiàn)”三取二”邏輯設(shè)計(jì)后，輸出開關(guān)量指令。用戶(即飛控計(jì)算機(jī))作為155 總線控制器(BC)可以通過總線直接控制綜合控制器(作為155 總線遠(yuǎn)程終端，RT)某一輸出的開啟或關(guān)閉，相當(dāng)于控制本地IO 口，單機(jī)與155 總線等軟硬件環(huán)節(jié)對用戶(即飛控計(jì)算機(jī))完全透明。如圖2所示為本實(shí)用新型數(shù)字接口設(shè)計(jì)示意圖。下表1為本實(shí)用新型中主要使用元器件型號及生產(chǎn)廠家表 1[0045]
權(quán)利要求1.一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于包括第一 CPLD、第二 CPLD、總線接口芯片BPIC、驅(qū)動(dòng)DR、存儲器FRAM、模數(shù)轉(zhuǎn)換ADC和時(shí)鐘源CLOCK，其中總線接口芯片 BPIC為測控電路與1553B總線的電子接口，且總線接口芯片BPIC分別與第一 CPLD、第二 CPLD和時(shí)鐘源CLOCK連接，第一 CPLD還連接驅(qū)動(dòng)DR，第二 CPLD還分別連接存儲器FRAM和模數(shù)轉(zhuǎn)換ADC，且第一 CPLD與第二 CPLD之間也實(shí)現(xiàn)連接；總線接口芯片BPIC為測控電路提供155 總線電氣接口，工作需要外部提供時(shí)鐘源CLOCK ；存儲器FRAM為測控電路提供存儲空間，存儲測試信息和屬性信息；模數(shù)轉(zhuǎn)換ADC將接收到的模擬量測試信號轉(zhuǎn)換為數(shù)字量測試信號供第二 CPLD讀??；驅(qū)動(dòng)DR為測控電路提供驅(qū)動(dòng)。
2.根據(jù)權(quán)利要求1所述的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于所述總線接口芯片BPIC的型號為BU-64703。
3.根據(jù)權(quán)利要求1所述的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于所述第一 CPLD和第二 CPLD的型號為XCR3512。
4.根據(jù)權(quán)利要求1所述的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于所述驅(qū)動(dòng)DR為6反相驅(qū)動(dòng)器，型號為SNJM06H(。
5.根據(jù)權(quán)利要求1所述的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于所述存儲器FRAM為鐵電存儲器，型號為FM22L16。
6.根據(jù)權(quán)利要求1所述的一種內(nèi)嵌155 遠(yuǎn)程終端的測控電路，其特征在于所述模數(shù)轉(zhuǎn)換ADC的型號為MAX1265BEEI。
專利摘要本實(shí)用新型涉及一種內(nèi)嵌1553B遠(yuǎn)程終端的測控電路，該測控電路通過硬件實(shí)現(xiàn)內(nèi)嵌1553總線遠(yuǎn)程終端的開關(guān)量輸入輸出電路設(shè)計(jì)，同時(shí)配備模數(shù)AD轉(zhuǎn)換電路實(shí)現(xiàn)模擬信號的采樣，配備鐵電存儲器FRAM實(shí)現(xiàn)測試信息和產(chǎn)品屬性信息的非帶電存儲，即設(shè)備掉電后存儲信息不會丟失，無需CPU及其相關(guān)器件支持，無需開發(fā)專門的軟件而完成相同的功能，為系統(tǒng)的簡化設(shè)計(jì)提供了基礎(chǔ)，并且該測控電路由于減少了CPU及其支持器件，降低了硬件復(fù)雜度，更有利于設(shè)備設(shè)計(jì)、制造與排故，降低了直接器件成本和軟件開發(fā)成本，提高了系統(tǒng)的可靠性。
文檔編號G05B19/04GK202217153SQ201120213859
公開日2012年5月9日 申請日期2011年6月22日 優(yōu)先權(quán)日2011年6月22日
發(fā)明者尹剛, 曹幫林, 朱曉蕾, 邱靖宇, 黃波 申請人:北京航天自動(dòng)控制研究所