技術總結
本發(fā)明公開了一種針對密碼芯片電磁脈沖故障分析的防御裝置，包括依次相連的環(huán)形振蕩器、調制器以及數(shù)字相位檢測器。本發(fā)明涉及的電路結構完全由數(shù)字電路構成，可以很方便的在現(xiàn)場可編程門陣列(FPGA)和專用集成電路(ASIC)中實現(xiàn)，不需要特別的工藝條件。本發(fā)明電路結構簡單，延遲低，可以及時檢測電磁脈沖故障分析時產生的干擾脈沖，快速給出警告信號。本發(fā)明在故障干擾結束后，可以自主恢復正常，不需要外部復位。本發(fā)明輸出的報警信號是數(shù)字信號，因此在同一個密碼芯片中，本發(fā)明可以多次組合使用，輸出信號通過簡單的數(shù)字組合電路就能處理，成本較低。本發(fā)明的附加效果是能改變密碼芯片的功耗特征，一定程度上防御功耗故障分析攻擊。

技術研發(fā)人員：張帆;許聰源;趙新杰
受保護的技術使用者：浙江大學
文檔號碼：201611049807
技術研發(fā)日：2016.11.22
技術公布日：2017.05.10