本發(fā)明屬于航天遙感器
技術領域：
，涉及一種實現(xiàn)提高電子倍增CCD相機輸出圖像信噪比的方法，可以應用于電子倍增CCD以及其他面陣CCD的成像系統(tǒng)中，具有易實現(xiàn)、精度高等優(yōu)點，能夠有效地提高信噪比、增加動態(tài)范圍，從而提高圖像質(zhì)量，提升成像系統(tǒng)的性能。
背景技術：
：電子倍增CCD(簡稱EMCCD)的結構與普通CCD相似，只是在讀出寄存器與輸出放大器之間增加了一個特殊的倍增寄存器。倍增寄存器的結構與讀出寄存器類似，只是其中一相電極被一對電極取代，一個加直流電壓，一個由高電壓時鐘驅(qū)動。兩個電極間的電勢差形成強電場，使轉移到該電極下的信號電荷與硅晶格發(fā)生碰撞電離，激發(fā)出新的電子，實現(xiàn)了信號電荷的倍增。其主要應用微光成像系統(tǒng)，通過高壓脈沖或者高壓正弦信號控制倍增寄存器，實現(xiàn)不同的電子倍增倍數(shù)。實際的應用中電子倍增CCD可以有面陣工作和線陣工作兩種模式，微光器件對于光很敏感，而且EMCCD多數(shù)需要制冷條件，高壓正弦信號的質(zhì)量也是影響EMCCD工作的因素。對于EMCCD輸出一行模擬信號的應用方式，在高壓正弦信號和其他條件相對固定的情況下，由于某EMCCD的滿井電荷只有80K電子，對入射光非常敏感，對于光強變化的要求也非常高，在制冷條件不足的情況下，噪聲的影響也很明顯，信噪比和動態(tài)范圍不能達到預期的要求。技術實現(xiàn)要素：本發(fā)明的技術解決問題是：針對EMCCD器件在輸出一行圖像數(shù)據(jù)的應用中，信噪比不足和動態(tài)范圍不夠的問題，提供了一種實現(xiàn)提高電子倍增CCD相機輸出圖像信噪比的方法，提高了信噪比。本發(fā)明的技術解決方案是：一種實現(xiàn)提高電子倍增CCD相機輸出圖像信噪比的方法，包括如下步驟：(1)產(chǎn)生垂直轉移時序、水平轉移時序和清倒信號(DG信號，DumpGate信號)輸入電子倍增CCD器件，垂直轉移時序包括積分區(qū)時序和存儲區(qū)時序，水平轉移時序包括水平移位寄存器時序，垂直轉移時序在一個幀周期內(nèi)連續(xù)輸入全部行給電子倍增CCD器件，水平轉移時序在一個幀周期內(nèi)連續(xù)輸入N行給電子倍增CCD器件，清倒信號與幀周期一致，在N行水平轉移時序時為低電平對應保留的這部分電荷，其余為高電平對應清除其余行無用的電荷；(2)產(chǎn)生一個高壓信號，當水平轉移時序輸出時，高壓信號同時輸出給電子倍增CCD器件；(3)電子倍增CCD器件，根據(jù)垂直轉移時序、水平轉移時序、清倒信號和高壓信號按照設定的邏輯由電荷積累(曝光區(qū)感光后電荷積累)、轉移(從曝光區(qū)轉移到存儲區(qū)，再從存儲區(qū)轉移到水平寄存器)、放大(電荷經(jīng)過CCD器件的放大器放大后)產(chǎn)生CCD模擬信號，將CCD模擬信號轉換為數(shù)字信號，并得到每一幀對應CCD模擬信號的N行數(shù)字信號，所述數(shù)字信號即圖像數(shù)據(jù)；模擬信號轉換為數(shù)字信號的位寬為Wbit；(4)設定第x幀對應CCD模擬信號的N行數(shù)字信號中的第y行數(shù)字信號表示為FxLy；Fx表示第x幀的數(shù)字信號；Ly表示幀中的第y行的數(shù)字信號，y＝1、2、…、N；(5)將第x+1幀的數(shù)字信號延時1行，再將第x幀的數(shù)字信號中每一行的像元和延時后的第x+1幀的數(shù)字信號中與第x幀的數(shù)字信號相對應的行的像元相加，得到延時相加結果；(6)重復步驟(5)，用延時相加結果替換步驟(5)中第x幀的數(shù)字信號，用x+1替換替換步驟(5)中x，直至x+1等于N-1，步驟(5)輸出延時相加的第一組結果；令x+1等于N，步驟(5)輸出延時相加的第二組結果，令x+1等于N+1，步驟(5)輸出延時相加的第三組結果，以此類推，直到輸出需要的結果數(shù)量；(7)對步驟(5)輸出的延時相加的所有結果取高W位；從第N幀開始輸出所有結果的高W位，即連續(xù)的圖像數(shù)據(jù)，每幀一行圖像數(shù)據(jù)，并將連續(xù)的圖像數(shù)據(jù)與輔助數(shù)據(jù)按照規(guī)定的格式進行編排，并按照數(shù)傳接口格式進行輸出；所述輔助數(shù)據(jù)包括圖像數(shù)據(jù)的幀號、行號、相機標識；還包括步驟(8)和(9)，如下：(8)對步驟(7)輸出的連續(xù)圖像數(shù)據(jù)和輔助數(shù)據(jù)進行數(shù)據(jù)采集，提取圖像數(shù)據(jù)的幀號、行號和圖像數(shù)據(jù)，根據(jù)圖像數(shù)據(jù)的幀號、行號定位圖像數(shù)據(jù)，對定位的圖像數(shù)據(jù)進行灰度值均值S和均方根噪聲R的計算；(9)根據(jù)信噪比計算公式dB＝20logS/R，S為信號均值，R為均方根噪聲，計算定位的圖像數(shù)據(jù)的信噪比。垂直轉移時序包括多個垂直轉移信號，每個垂直轉移信號是幀格式的，在一個幀周期內(nèi)積分區(qū)時序的垂直轉移信號為1033個行周期，存儲區(qū)時序的垂直轉移信號1037個行周期。N取2n，每行的數(shù)據(jù)為1024；數(shù)傳接口格式根據(jù)電子倍增CCD器件所在的相機的數(shù)傳接口格式要求確定；步驟(8)對定位的圖像數(shù)據(jù)取列向平均進行灰度值均值S和均方根噪聲R的計算。高壓信號為高壓正弦信號，幅值為4V-50V。需要的結果數(shù)量為1000個結果以上。本發(fā)明與現(xiàn)有技術相比的優(yōu)點在于：(1)本發(fā)明方法利用電子倍增CCD器件的工作特點，提出了一種基于EMCCD的時序控制方法，可以用于其他面陣CCD；(2)本發(fā)明方法通過對電子倍增CCD輸出多行模擬信號，利用數(shù)字圖像的延時相加，得到了延時積分的圖像數(shù)據(jù)。這種方法不需要增加硬件資源，在邏輯設計上易于實現(xiàn)，且節(jié)約成本；(3)本發(fā)明方法通過對電子倍增CCD圖像數(shù)據(jù)的延時相加，不降低信號的均值，減少了系統(tǒng)噪聲，從而提高了信噪比，增加了動態(tài)范圍；(4)本發(fā)明方法通過產(chǎn)生高壓正弦信號給電子倍增CCD器件，正弦信號具有緩變特點，從而提高了電子倍增CCD器件工作的穩(wěn)定性。(5)本發(fā)明方法采用了串行的數(shù)傳接口格式，有效地節(jié)省了接口的數(shù)量，減少了電纜數(shù)量。(6)本發(fā)明方法對圖像數(shù)據(jù)采用列向取平均的方法，減少了固定頻率干擾對于計算結果的影響。(7)本發(fā)明方法對圖像數(shù)據(jù)的存儲和乘法計算設計了優(yōu)化邏輯，減少了FPGA中的邏輯資源占用，提高了時序余量。附圖說明圖1為本發(fā)明一種實現(xiàn)提高電子倍增CCD相機輸出圖像信噪比的方法的流程圖；圖2為電子倍增CCD的時序圖；圖3為正弦信號生成示意圖；圖4的(a)為AD輸出信號時序圖；(b)為4(a)中第1行圖像數(shù)據(jù)的串行數(shù)據(jù)H和串行數(shù)據(jù)L的放大圖、(c)為為4(a)中第2行圖像數(shù)據(jù)的串行數(shù)據(jù)H和串行數(shù)據(jù)L的放大圖；圖5為RAM中的數(shù)據(jù)排列示意圖；圖6為第1幀數(shù)據(jù)與第2幀數(shù)據(jù)延時相加示意圖；圖7為第3幀到來時延時相加示意圖；圖8為數(shù)據(jù)延時相加原理示意圖；圖9為數(shù)據(jù)延時相加實現(xiàn)框圖；圖10為數(shù)傳接口信號時序圖；圖11為一種電子倍增CCD的視頻處理系統(tǒng)；具體實施方式本發(fā)明的基本思路為：提出一種實現(xiàn)提高電子倍增CCD相機輸出圖像信噪比的方法，該方法根據(jù)微光電子倍增CCD器件的特點，應用連續(xù)垂直轉移間斷水平轉移的工作方式，利用輸出多行CCD模擬信號進行模數(shù)轉換后數(shù)字圖像數(shù)據(jù)的延時相加，解決了電子倍增CCD器件應用中單行模擬信號輸出時信噪比不高和動態(tài)范圍不夠的問題，實現(xiàn)了信噪比和動態(tài)范圍的提升。本發(fā)明所述方法可以應用于電子倍增CCD以及其他面陣CCD的成像系統(tǒng)中，具有易實現(xiàn)、精度高等優(yōu)點，能夠有效地提高信噪比、增加動態(tài)范圍，從而提高圖像質(zhì)量，提升成像系統(tǒng)的性能。下面結合附圖和具體實施例對本發(fā)明進行詳細說明。如圖11所示，本發(fā)明的方法可以基于一種電子倍增CCD的視頻處理系統(tǒng)，包括：電子倍增CCD器件、AD芯片、FPGA、圖像采集設備、DA芯片、放大電路。成像過程開始，F(xiàn)PGA產(chǎn)生一組電子倍增CCD器件的時序給驅(qū)動電路，驅(qū)動電路能夠驅(qū)動時序，使時序滿足電子倍增CCD器件的要求；同時FPGA產(chǎn)生數(shù)字量給DA芯片，DA芯片將數(shù)字量轉換為模擬量給放大電路，放大電路將模擬量轉換為高壓信號，送至電子倍增CCD器件；電子倍增CCD器件，能夠根據(jù)驅(qū)動電路驅(qū)動后的時序和高壓信號，產(chǎn)生模擬信號給AD芯片進行模數(shù)轉換，得到數(shù)字信號送至FPGA，F(xiàn)PGA對數(shù)字信號進行延時相加以及數(shù)據(jù)編排，得到圖像數(shù)據(jù)。，將圖像數(shù)據(jù)輸出給圖像采集設備，圖像采集設備對圖像數(shù)據(jù)提取并進行信噪比計算。電子倍增CCD器件，包括：積分區(qū)、存儲區(qū)、水平轉移寄存器和倍增寄存器幾個部分；積分區(qū)根據(jù)時序?qū)⒐怆娹D換后的電荷轉移到存儲區(qū)，存儲區(qū)根據(jù)時序?qū)㈦姾赊D移到水平轉移寄存器，水平轉移寄存器根據(jù)時序?qū)⒈Ａ舻碾姾赊D移到倍增寄存器，倍增寄存器根據(jù)高壓信號(包括高壓正弦信號)將電荷倍增放大輸出，得到模擬信號。垂直轉移時序包括多個垂直轉移信號，每個垂直轉移信號是幀格式的，在一個幀周期內(nèi)每個垂直轉移信號分為多個行周期，每個行周期對應一行，所述行為一個周期內(nèi)的垂直轉移信號；垂直轉移時序能夠輸出一個幀周期內(nèi)的所有行或部分行。水平轉移時序包括多個水平轉移信號，每個水平轉移信號是幀格式的，在一個幀周期內(nèi)每個水平轉移信號分為多個行周期，每個行周期對應一行，所述行為一個周期內(nèi)的水平轉移信號；每一行包含P個像元；水平轉移時序能夠輸出一個幀周期內(nèi)的所有行或部分行，每行輸出所有的像元。如圖1所示，為本發(fā)明方法的流程框圖，其主要步驟如下：(1)產(chǎn)生垂直轉移時序、水平轉移時序和清倒信號輸入電子倍增CCD器件，垂直轉移時序包括積分區(qū)時序和存儲區(qū)時序，水平轉移時序包括水平移位寄存器時序，垂直轉移時序在一個幀周期內(nèi)連續(xù)輸入全部行給電子倍增CCD器件，水平轉移時序在一個幀周期內(nèi)連續(xù)輸入N行給電子倍增CCD器件，清倒信號與幀周期一致，在N行水平轉移時序時為低電平對應保留的這部分電荷，其余為高電平對應清除其余行無用的電荷。具體實現(xiàn)方法就是產(chǎn)生電子倍增CCD工作所需要的時序信號。某電子倍增CCD的時序包括垂直轉移時序、水平轉移時序和清倒信號。垂直轉移時序包括積分區(qū)時序I和存儲區(qū)時序S，I信號包括I1、I2、I3和I4，S信號包括S1、S2、S3和S4信號，I信號用于將積分區(qū)的電荷轉移到存儲區(qū)，S信號用于將存儲區(qū)的電荷轉移到水平移位寄存器。在垂直轉移過程中，I信號和S信號輸出波形周期與行周期一致。水平轉移時序包括水平移位寄存器時序，水平移位寄存器時序包括R、R1、R2和R3，水平移位寄存器時序用于驅(qū)動水平移位寄存器進行電荷轉移，轉移到倍增寄存器中。清倒信號DG用于將水平移位寄存器中無用的電荷清除，保留有用的電荷，其中低電平部分為保留電荷部分，高電平部分為倒掉電荷部分。如圖2所示，I1、I2、I3和I4，S1、S2、S3和S4均為垂直轉移時序，I1、I2、I3和I4控制曝光區(qū)，S1、S2、S3和S4控制存儲區(qū)，R1、R2和R3、R均為水平轉移時序，與高壓信號R2HV一起控制電荷水平轉移輸出，DG為清倒信號，將無用電荷清楚，保留有用電荷。(2)產(chǎn)生一個高壓信號R2HV，當水平轉移時序輸出時，高壓信號同時輸出給電子倍增CCD器件。具體實現(xiàn)就是將高壓正弦信號給倍增寄存器用于電荷倍增。如圖3所示，首先由FPGA輸出數(shù)字數(shù)據(jù)給DA芯片，這個數(shù)字數(shù)據(jù)在一個像元周期內(nèi)是有8個數(shù)值的變化，來對應正弦信號的8個相位點，這8個相位點是等間距的。經(jīng)過DA芯片之后得到一個階梯波信號，這個階梯波信號的幅值與這8個點的數(shù)字數(shù)據(jù)對應。這個信號經(jīng)過放大電路之后就得到了高壓正弦波信號。(3)電子倍增CCD器件，根據(jù)垂直轉移時序、水平轉移時序、清倒信號和高壓信號產(chǎn)生CCD模擬信號，將CCD模擬信號轉換為數(shù)字信號，并得到每一幀對應CCD模擬信號的N行數(shù)字信號，所述數(shù)字信號即圖像數(shù)據(jù)；模擬信號轉換為數(shù)字信號的位寬為Wbit。具體實現(xiàn)包括兩個部分，一部分是模擬信號生成，另一部分是數(shù)字信號生成。在水平轉移過程中，S信號和R、R1、R2、R3，以及高壓正弦信號一起起作用，DG用于將這個過程的電荷保留。如圖2所示，T為幀周期，T1為垂直轉移區(qū)間，T2和T3為水平轉移區(qū)間，T2為輸出N(N通常為2n)行有效信號區(qū)間，T3為輸出其他行區(qū)間。T1區(qū)間包含1033個I信號周期，其中I1、I2信號波形一致，I3、I4信號波形一致，同時包含1037個S信號周期，S1、S2信號波形一致，S3、S4信號波形一致，I1/I2與S1/S2沿對齊，I3/I4與S3/S4沿對齊。這個過程中水平信號保持固定電平，清倒信號DG保持高電平進行電荷清除。T2、T3區(qū)間包含1037個S信號周期，S1、S2信號波形一致，S3、S4信號波形一致。T2區(qū)間包含N個S信號周期，每個S信號周期包含1072個R、R1、R2、R3信號周期，以及1072個高壓正弦信號周期，此時I信號保持固定電平，清倒信號DG為低電平保留電荷。T3區(qū)間包含1037-N個S信號周期，此時的S信號周期與垂直轉移時保持一致，R、R1、R2、R3信號以及高壓正弦信號保持固定電平，清倒信號DG保持高電平進行電荷清除。在這些信號的作用下，整個電荷轉移過程之后，就得到了輸出模擬信號。在典型應用中，T為73ms，I和S信號周期1.6us，R、R1、R2、R3、R2HV周期200ns，N為64。應用某AD芯片進行模數(shù)轉換，將模擬信號轉換為數(shù)字信號，得到N行數(shù)字信號即圖像數(shù)據(jù)。具體時序如圖4(a)所示，4(b)為4(a)中第1行圖像數(shù)據(jù)的串行數(shù)據(jù)H和串行數(shù)據(jù)L的放大圖、(c)為為4(a)中第2行圖像數(shù)據(jù)的串行數(shù)據(jù)H和串行數(shù)據(jù)L的放大圖。輸出信號包括串行數(shù)據(jù)、伴隨時鐘和數(shù)據(jù)同步信號。串行數(shù)據(jù)分為高位和低位2bit，高位包括D13-D7，低位包括D6-D0，串行數(shù)據(jù)中高位在前低位在后；數(shù)據(jù)同步信號高電平占用2或3個時鐘周期，用于標記一組數(shù)據(jù)的起始；伴隨時鐘信號用于采集數(shù)據(jù)同步和串行數(shù)據(jù)，根據(jù)數(shù)據(jù)同步的高電平到來，采集一組新的數(shù)據(jù)。對應T2區(qū)間的N行圖像數(shù)據(jù)，每一行圖像數(shù)據(jù)都包含了1024個像元的數(shù)據(jù)，也就是1024個數(shù)據(jù)同步信號周期，以及7*1024個串行數(shù)據(jù)和伴隨時鐘周期。應用FPGA對AD輸出的數(shù)據(jù)進行數(shù)據(jù)格式轉換，將2bit串行數(shù)據(jù)進行轉并行處理，得到2組并行的7bit數(shù)據(jù)；數(shù)據(jù)拼接部分是將高位和低位的7bit數(shù)據(jù)拼在一起，得到一組14bit的圖像數(shù)據(jù)，這樣就得到了對應N行圖像數(shù)據(jù)的N*1024個14bit圖像數(shù)據(jù)。對于不同的應用AD芯片以及數(shù)據(jù)的具體輸出方式不盡相同，可以根據(jù)具體應用進行具有針對性的設計。(4)設定第x幀對應CCD模擬信號的N行數(shù)字信號中的第y行數(shù)字信號表示為FxLy；Fx表示第x幀的數(shù)字信號；Ly表示幀中的第y行的數(shù)字信號，y＝1、2、…、N。具體的實現(xiàn)方式就是定義幀，行以及行內(nèi)的數(shù)據(jù)。取N＝64，x＝1。首先將64行數(shù)字圖像數(shù)據(jù)存儲在RAM中，RAM中的數(shù)據(jù)排列如圖5所示。RAM中連續(xù)存儲了64行數(shù)據(jù)，F(xiàn)1L1表示第1幀第1行的圖像數(shù)據(jù)，F(xiàn)1L2表示第1幀第2行的圖像數(shù)據(jù)，依次類推，F(xiàn)1L64表示第1幀第64行的圖像數(shù)據(jù)。每一行中的P1、P2、P3……P1024表示一行的1024個圖像數(shù)據(jù)，每個圖像數(shù)據(jù)為14bit。當?shù)?幀圖像數(shù)據(jù)存儲之后，64*1024個圖像數(shù)據(jù)就完全排列好了。(5)將第x+1幀的數(shù)字信號延時1行，再將第x幀的數(shù)字信號中每一行的像元和延時后的第x+1幀的數(shù)字信號中與第x幀的數(shù)字信號相對應的行的像元相加，得到延時相加結果。具體的實現(xiàn)方式是完成一次延時相加過程。取N＝64，x＝1，則x+1＝2。將第2幀的64行圖像數(shù)據(jù)延時一行，與第1幀對應的圖像數(shù)據(jù)相加。其對應的相加關系如圖6所示，第1幀的第1行圖像數(shù)據(jù)無用，第1幀的第2行圖像數(shù)據(jù)F1L2內(nèi)的1024個數(shù)據(jù)P1、P2……P1024與第2幀的第1行圖像數(shù)據(jù)F2L1內(nèi)的1024個數(shù)據(jù)P1、P2……P1024對應相加(即P1+P1，P2+P2，……P1024+P1024)。第1幀的第3行圖像數(shù)據(jù)F1L3內(nèi)的1024個數(shù)據(jù)P1、P2……P1024與第2幀的第2行圖像數(shù)據(jù)F2L2內(nèi)的1024個數(shù)據(jù)P1、P2……P1024對應相加。依次類推，第1幀的第64行圖像數(shù)據(jù)F1L64內(nèi)的1024個數(shù)據(jù)P1、P2……P1024與第2幀的第63行圖像數(shù)據(jù)F2L63內(nèi)的1024個數(shù)據(jù)P1、P2……P1024對應相加。第2幀的第64行數(shù)據(jù)F2L64內(nèi)的1024個數(shù)據(jù)P1、P2……P1024與0相加，也就是第2幀第64行的數(shù)據(jù)，這樣就得到了第1次的64*1024個相加結果。設第i次第j行相加結果用ZiLj表示，Zi表示第i次數(shù)相加結果，i＝1則為第1次結果；Lj表示第j行的相加結果，j＝1，2……64；每一行內(nèi)有1024個相加結果J1、J2……J1024，對應P1、P2……P1024。(6)重復步驟(5)，用延時相加結果替換步驟(5)中第x幀的數(shù)字信號，用x+1替換替換步驟(5)中x，直至x+1等于N-1，步驟(5)輸出延時相加的第一組結果；令x+1等于N，步驟(5)輸出延時相加的第二組結果，令x+1等于N+1，步驟(5)輸出延時相加的第三組結果，以此類推，直到輸出需要的結果數(shù)量。具體的實現(xiàn)方式分兩個部分，一部分是在上一次延時相加的基礎上繼續(xù)進行延時相加，一部分是在延時相加多次之后輸出結果數(shù)據(jù)，并保持連續(xù)輸出。先取N＝64，x＝2，則x+1＝3，接著之前的步驟重復延時一行相加的操作。將第3幀的64行圖像數(shù)據(jù)延時一行，與第1次相加的結果數(shù)據(jù)進行相加。用之前相加的結果替換第1幀數(shù)字信號，結果為ZiLj，Zi表示第i次數(shù)相加結果，i＝1則為第1次結果；Lj表示第j行的相加結果，j＝1，2……64；每一行內(nèi)有1024個相加結果J1、J2……J1024。第1次相加結果i取1，其對應的相加關系如圖7所示。第1次相加結果的第1行圖像數(shù)據(jù)無用，第1次相加結果的第2行圖像數(shù)據(jù)Z1L2內(nèi)的1024個數(shù)據(jù)J1、J2……J1024與第3幀的第1行圖像數(shù)據(jù)F3L1內(nèi)的1024個數(shù)據(jù)P1、P2……P1024(即J1+P1，J2+P2，……J1024+P1024)對應相加。第1次相加結果的第3行圖像數(shù)據(jù)Z1L3內(nèi)的1024個數(shù)據(jù)J1、J2……J1024與第3幀的第2行圖像數(shù)據(jù)F3L2內(nèi)的1024個數(shù)據(jù)P1、P2……P1024對應相加。依次類推，第1次相加結果的第64行圖像數(shù)據(jù)Z1L64內(nèi)的1024個數(shù)據(jù)J1、J2……J1024與第3幀的第63行圖像數(shù)據(jù)F3L63內(nèi)的1024個數(shù)據(jù)P1、P2……P1024對應相加。第3幀的第64行數(shù)據(jù)F3L64內(nèi)的1024個數(shù)據(jù)P1、P2……P1024與0相加，也就是第3幀第64行的數(shù)據(jù)，這樣就得到了第2次的64*1024個相加結果，Z2L1、Z2L2……Z2L64對應64行，每一行內(nèi)有1024個相加結果J1、J2……J1024。依次類推，進行循環(huán)延時相加，x依次取3、4、……63(N＝64，63＝N-1)，則x+1依次取4、5、……64。整個64幀數(shù)據(jù)排列情況與延時對位情況如圖8所示。F1表示第1幀，F(xiàn)2、F3……F63依次類推，F(xiàn)64表示第64幀；L1表示一幀中的第1行數(shù)據(jù)，L2、L3……L63依次類推，L64表示一幀中的第64行數(shù)據(jù)，每一行中還包含1024個圖像數(shù)據(jù)；Z1表示第1次相加結果，Z2、Z3……Z63依次類推，Z64表示第64次相加結果。當?shù)谝粠瑪?shù)據(jù)F1到來時，對L1到L64的64行數(shù)據(jù)進行存儲；在第二幀數(shù)據(jù)F2到來時，將數(shù)據(jù)延時一行與F1的數(shù)據(jù)進行相加，得到第一次相加結果Z1；當?shù)谌龓瑪?shù)據(jù)F3到來時，將數(shù)據(jù)對應F2再延時一行，并與之前的結果相加Z1，F(xiàn)4、F5……F63依次類推。當?shù)?4幀數(shù)據(jù)F64到來時，即x＝63，x+1＝64。重復上述操作，可以得到F1的L64、F2的L63、F3的L62……F63的L2、F64的L1這64行的相加結果Z63，這樣經(jīng)過數(shù)據(jù)延時相加得到了第一組輸出結果，當x＝64，x+1＝65時，第65幀數(shù)據(jù)F65到來時，重復上述操作，可以得到F2的L64、F3的L63、F4的L62……F64的L2、F65的L1這64行的相加結果Z64，這樣得到了延時相加第二組輸出結果。當x＝65，x+1＝66時，第66幀數(shù)據(jù)F66到來時，重復上述操作，可以得到F3的L64、F4的L63、F5的L62……F65的L2、F66的L1這64行的相加結果Z65，這樣得到了延時相加第三組輸出結果。依此類推，從第64幀數(shù)據(jù)到來開始，則連續(xù)輸出延時相加后的結果數(shù)據(jù)。邏輯實現(xiàn)可以應用FPGA芯片進行邏輯設計，對于數(shù)據(jù)的存儲相加設計了存儲器和乘法器的結構，具體如圖9所示。L1、L2……L63、L64分別表示同一幀里的64行數(shù)據(jù)，Add1、Add2……Add63表示63個加法器，RAM1、RAM2……RAM64表示RAM存儲區(qū)內(nèi)的64塊子模塊用于存儲數(shù)據(jù)，RAM0為數(shù)據(jù)緩存部分用于輸出各組結果數(shù)據(jù)。當?shù)贜幀數(shù)據(jù)到來時，將其L1的數(shù)據(jù)與RAM2讀出的數(shù)據(jù)進行相加，存入到RAM1中；L2的數(shù)據(jù)與RAM3讀出的數(shù)據(jù)進行相加，存入到RAM2中；L3、L4……L62依次類推；L63的數(shù)據(jù)與RAM64讀出的數(shù)據(jù)進行相加，存入到RAM63中；L64的數(shù)據(jù)直接存入到RAM64中。當N＝1時，所有RAM子模塊的初始值為0，RAM1、RAM2……RAM63、RAM64中的數(shù)據(jù)為第1幀的L1、L2……L63、L64；當N＝2時，RAM1、RAM2……RAM63、RAM64中的數(shù)據(jù)分別為F2L1+F1L2、F2L2+F1L3……F2L63+F1L64、F2L64；當N＝3時，RAM1、RAM2……RAM63、RAM64中的數(shù)據(jù)分別為F3L1+F2L2+F1L3、F3L2+F2L3+F1L4……F3L63+F2L64、F3L64；當N＝4、N＝5……N＝63時依次類推；當N＝64時，RAM1、RAM2……RAM63、RAM64中的數(shù)據(jù)分別為此時RAM1中為64行數(shù)據(jù)的加和，將其轉存到RAM0中并輸出；當N＞64時，RAM1、RAM2……RAM63、RAM64中的數(shù)據(jù)分別為在64幀數(shù)據(jù)之后連續(xù)的將RAM1中的數(shù)據(jù)轉存到RAM0中，RAM0連續(xù)輸出64行延時相加的數(shù)據(jù)。(7)對步驟(5)輸出的延時相加的所有結果取高W位；從第N幀開始輸出所有結果的高W位，即連續(xù)的圖像數(shù)據(jù)，每幀一行圖像數(shù)據(jù)，并將連續(xù)的圖像數(shù)據(jù)與輔助數(shù)據(jù)按照規(guī)定的格式進行編排，并按照數(shù)傳接口格式進行輸出；所述輔助數(shù)據(jù)包括圖像數(shù)據(jù)的幀號、行號、相機標識。具體實現(xiàn)方式也就是得到對應格式的數(shù)傳接口數(shù)據(jù)。令N＝64，將圖像數(shù)據(jù)與輔助數(shù)據(jù)一起編排輸出。每一幀輸出一行圖像數(shù)據(jù)，此行圖像數(shù)據(jù)為64行數(shù)據(jù)相加的結果，輸出的圖像數(shù)據(jù)取相加結果的高位部分，低位部分按照四舍五入處理。在這個過程中，輸入多幀數(shù)據(jù)為14bit，由應用的AD芯片決定，在進行了延時相加以后，就變成64個14bit相加的結果為20bit。數(shù)傳接口要求輸出的數(shù)據(jù)位為14bit，且與AD芯片的數(shù)據(jù)位數(shù)一致，則取相加結果20bit的高14bit輸出，這樣就得到了滿足要求的圖像數(shù)據(jù)。此應用中輸出的數(shù)據(jù)格式為串行輸出，具體格式如圖10所示。數(shù)傳信號包括數(shù)傳同步、數(shù)傳時鐘和數(shù)傳數(shù)據(jù)；數(shù)傳同步低電平有效，對應輔助數(shù)據(jù)和圖像數(shù)據(jù)；數(shù)傳時鐘上升沿對齊數(shù)據(jù)跳變沿，同時對齊數(shù)傳同步的跳變沿，下降沿對數(shù)據(jù)中心，用于圖像采集設備對數(shù)據(jù)的采集；輔助數(shù)據(jù)8bit和圖像數(shù)據(jù)14bit都是串行輸出，高位在前低位在后。在實際應用中，數(shù)傳接口的數(shù)據(jù)格式不盡相同，可以根據(jù)具體應用的情況進行數(shù)據(jù)格式的編排，這里不詳述。(8)對步驟(7)輸出的連續(xù)圖像數(shù)據(jù)和輔助數(shù)據(jù)進行數(shù)據(jù)采集，提取圖像數(shù)據(jù)的幀號、行號和圖像數(shù)據(jù)，根據(jù)圖像數(shù)據(jù)的幀號、行號定位圖像數(shù)據(jù)，對定位的圖像數(shù)據(jù)進行灰度值均值S和均方根噪聲R的計算；(9)根據(jù)信噪比計算公式dB＝20logS/R，S為信號均值，R為均方根噪聲，計算定位的圖像數(shù)據(jù)的信噪比。這兩個步驟的具體實現(xiàn)方式就是從輸出數(shù)傳數(shù)據(jù)中恢復出圖像數(shù)據(jù)，并對圖像數(shù)據(jù)進行相應的運算，舉例如下。應用圖像采集設備進行數(shù)據(jù)采集，將數(shù)傳接口的數(shù)據(jù)信號進行接收轉換，得到并行的圖像數(shù)據(jù)，從輔助數(shù)據(jù)的對應位置提取幀號和行號，從圖像數(shù)據(jù)中提取對應的圖像信息。并對這部分圖像數(shù)據(jù)進行信號均值和均方根噪聲的計算。在實際應用中，根據(jù)具體應用的情況進行數(shù)據(jù)格式轉換以及數(shù)據(jù)的采集，在輔助數(shù)據(jù)中的幀號和行號具體的位置信息和格式，也因應用不同而有較大差別，這里不詳述。典型應用中比較常用的信噪比計算公式為dB＝20logS/R，S為信號均值，R為均方根噪聲，均為列向取值。這里是應用電子倍增CCD的視頻處理系統(tǒng)，那么就要考慮電子倍增CCD的在不同的倍增倍數(shù)工作時，對于實際應用結果的影響，以及不同倍增倍數(shù)情況下數(shù)據(jù)采集計算的結果。表1為電子倍增倍數(shù)較低的情況下固定積分時間固定AD增益得到的圖像數(shù)據(jù)計算的結果相加行數(shù)均值S噪聲R信噪比11324543.6649.6421324534.7651.6241324528.2353.4381324523.8354.90161324518.0457.32321324517.1257.78641324516.1758.28表1為電子倍增倍數(shù)較低的情況下，固定積分時間固定AD增益得到的圖像數(shù)據(jù)計算的結果。表1給出了低電子倍增條件下不同延時行數(shù)的圖像數(shù)據(jù)均值、噪聲和信噪比；為了驗證N的取值對于實際效果的影響，還進行了不同行數(shù)延時相加的計算，N分別取1、2、4、8、16、32、64。第一列表示延時相加的行數(shù)(也就是N的取值，當此值為1時表示輸出第1行圖像數(shù)據(jù)沒有延時相加過程)；第二列表示取得的圖像數(shù)據(jù)的均值S(M為提取的圖像列數(shù))；第三列表示取得圖像數(shù)據(jù)的噪聲R(M為提取的圖像列數(shù)，為之前計算出來的均值)；第四列表示信噪比的計算結果，應用的公式為dB＝20logS/R。通過對計算結果的分析可以得出，在延時相加的過程中，圖像均值基本上保持不變，圖像噪聲得到了有效的降低，從而提高了圖像的信噪比。而且隨著延時相加的行數(shù)的增加，信噪比提高的幅度也不斷增加。在應用中，取延時相加的行數(shù)為64(N＝64)，那么在上述條件下得到的圖像數(shù)據(jù)比原始圖像的信噪比提高了將近17dB。表2為電子倍增倍數(shù)較高的情況下，固定積分時間固定AD增益得到的圖像數(shù)據(jù)計算的結果相加行數(shù)均值S噪聲R信噪比112912236.4634.75212912168.9037.67412912122.0240.5081291290.1643.14161291268.1945.59321291253.3847.76641291242.8749.74表2為電子倍增倍數(shù)較高的情況下，固定積分時間固定AD增益得到的圖像數(shù)據(jù)計算的結果，表2給出了高電子倍增條件下不同延時行數(shù)的圖像數(shù)據(jù)均值、噪聲和信噪比。這種條件下，不同的延時相加行數(shù)中，圖像均值基本上保持不變，圖像噪聲也隨著延時相加的行數(shù)有效的降低，信噪比也隨著延時相加的行數(shù)逐漸提高。高電子倍增的情況下，噪聲明顯增加，相對于低電子倍增的情況下信噪比有所下降，但在取延時相加的行數(shù)為64時(N＝64)，得到的圖像數(shù)據(jù)比原始圖像的信噪比提高了15dB，延時相加的結果還是大幅度的提高了信噪比，滿足實際應用的要求。本發(fā)明說明書中未作詳細描述的內(nèi)容屬本領域?qū)I(yè)技術人員的公知技術。當前第1頁1 2 3