本發(fā)明屬于紅外成像器數(shù)字圖像采集技術(shù)領(lǐng)域，具體涉及一種基于Soc的小型化紅外成像器機(jī)芯組件。

背景技術(shù)：

紅外成像技術(shù)由上世紀(jì)二戰(zhàn)后興起，在國防軍事，工農(nóng)業(yè)生產(chǎn)和商業(yè)民用領(lǐng)域發(fā)展迅速并取得廣泛應(yīng)用。隨著技術(shù)的發(fā)展，紅外成像技術(shù)在各個(gè)領(lǐng)域的應(yīng)用越來越受到人們的重視，發(fā)揮著舉足輕重的作用?？梢哉f紅外成像技術(shù)的發(fā)展水平是衡量一個(gè)國家國防能力和工業(yè)化信息化水平的重要指標(biāo)之一。

紅外成像的基本原理是通過鏡頭聚焦，紅外探測器將目標(biāo)物體的熱量信息轉(zhuǎn)換成電信號(hào)，機(jī)芯組件將此電信號(hào)轉(zhuǎn)換、處理為圖像信息并輸出到顯示終端。隨著技術(shù)的發(fā)展上述的基本成像功能已經(jīng)不能滿足日新月異的應(yīng)用需求，紅外成像器機(jī)芯組件也隨之不斷改進(jìn)與升級(jí)，在網(wǎng)絡(luò)傳輸、圖像處理、視頻壓縮、存儲(chǔ)、交互控制等高新復(fù)雜的技術(shù)領(lǐng)域進(jìn)行了廣泛的拓展。

傳統(tǒng)的紅外成像器機(jī)芯組件的核心處理系統(tǒng)大多分為兩種架構(gòu)：FPGA+DSP處理系統(tǒng)和FPGA+“軟核”處理系統(tǒng)。前者憑借DSP較強(qiáng)的運(yùn)算和數(shù)據(jù)處理能力，配合FPGA流水線和并行處理機(jī)制，能夠很好實(shí)現(xiàn)紅外成像的非均勻校正，壞元替代，視頻合成等主要功能。一般可以通過串口進(jìn)行交互控制，通過模擬監(jiān)視器或數(shù)字采集設(shè)備顯示紅外圖像。此架構(gòu)的主要優(yōu)勢在于處理器功能強(qiáng)大，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)據(jù)處理算法，缺點(diǎn)在于集成度低，功耗高，電路體積龐大。后者使用了FPGA內(nèi)部“軟核”代替了DSP，能夠完全實(shí)現(xiàn)紅外成像的基本功能，并且具有體積小，功耗低的優(yōu)勢。但是由于“軟核”處理器性能的限制，當(dāng)其應(yīng)用在網(wǎng)絡(luò)傳輸，視頻壓縮與存儲(chǔ)等高性能需求領(lǐng)域時(shí)便有些力不從心。

技術(shù)實(shí)現(xiàn)要素：

(一)要解決的技術(shù)問題

本發(fā)明要解決的技術(shù)問題是：目前紅外成像器機(jī)芯組件需要具備豐富多樣的功能和高端性能的同時(shí)兼具體積小，重量輕，集成度高，擴(kuò)展方便等迫切的應(yīng)用需求。

(二)技術(shù)方案

為解決上述技術(shù)問題，本發(fā)明提供一種基于Soc的小型化紅外成像器機(jī)芯組件，該組件包括：探測器信號(hào)調(diào)理模塊、視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊；

所述探測器信號(hào)調(diào)理模塊包括：模擬信號(hào)跟隨運(yùn)放、差分放大運(yùn)放、AD轉(zhuǎn)換運(yùn)放；探測器輸出的模擬信號(hào)首先輸入模擬信號(hào)跟隨運(yùn)放，再由差分放大運(yùn)放將單端信號(hào)轉(zhuǎn)為差分輸出，極大的抑制了信號(hào)的共模噪聲，再通過AD轉(zhuǎn)換運(yùn)放轉(zhuǎn)換為數(shù)字信號(hào)輸入到視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊進(jìn)行圖像處理；

所述視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊包括FPGA模塊和ARM模塊；其中，F(xiàn)PGA模塊和ARM模塊集成于Soc內(nèi)；所述FPGA模塊用于完成數(shù)字圖像的預(yù)處理，預(yù)處理操作包括非均勻校正，壞元替代，疊加十字光標(biāo)；FPGA模塊處理后的圖像數(shù)據(jù)輸出LVDS數(shù)字視頻數(shù)據(jù)和PAL制式的模擬視頻數(shù)據(jù)；同時(shí)，F(xiàn)PGA模塊處理后的圖像數(shù)據(jù)通過AXI總線傳輸至ARM模塊；

所述ARM模塊用于對(duì)圖像數(shù)據(jù)進(jìn)行圖像壓縮編碼，并通過網(wǎng)口輸出壓縮圖像，同時(shí)通過SD卡完成圖像的存儲(chǔ)。

其中，所述ARM模塊用于完成H.264圖像壓縮工作；

H.264圖像壓縮過程包括信號(hào)處理、信號(hào)量化、信號(hào)編碼三個(gè)階段；第一是信號(hào)處理階段，該階段把圖像信號(hào)進(jìn)行變換、處理，使數(shù)據(jù)處于易壓縮、量化的狀態(tài)；第二是量化階段，量化是用少量值表示多量值的過程；第三是信號(hào)編碼，即無失真編碼，最后產(chǎn)生壓縮碼流；整個(gè)過程的圖像數(shù)據(jù)由DDR進(jìn)行緩存，壓縮后的視頻圖像由SD卡進(jìn)行存儲(chǔ)或經(jīng)由網(wǎng)口對(duì)外輸出。

其中，所述組件還包括供電系統(tǒng)模塊，其用于為組件整體提供電源，包括對(duì)探測器的供電，對(duì)Soc和相關(guān)外設(shè)提供電源。

(三)有益效果

與現(xiàn)有技術(shù)相比較，本發(fā)明具備如下有益效果：本發(fā)明提供了一種基于Soc的紅外成像器機(jī)芯組件，共三塊電路板，尺寸為32mm×32mm×20mm?？傊亓啃∮?3g。能實(shí)現(xiàn)紅外成像，網(wǎng)絡(luò)傳輸，視頻壓縮，圖像存儲(chǔ)與回放等多種功能，系統(tǒng)輕小簡便且具有實(shí)用性。

附圖說明

圖1為本發(fā)明的機(jī)芯系統(tǒng)總體框架圖。

圖2為本發(fā)明探測器信號(hào)讀出與調(diào)理模塊框架圖。

圖3為本發(fā)明視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊框架圖。

圖4為本發(fā)明供電系統(tǒng)模塊框架圖。

具體實(shí)施方式

為使本發(fā)明的目的、內(nèi)容、和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)描述。

為解決上述技術(shù)問題，本發(fā)明提供一種基于Soc的小型化紅外成像器機(jī)芯組件，該組件包括：探測器信號(hào)調(diào)理模塊、視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊；

所述探測器信號(hào)調(diào)理模塊包括：模擬信號(hào)跟隨運(yùn)放、差分放大運(yùn)放、AD轉(zhuǎn)換運(yùn)放；探測器輸出的模擬信號(hào)首先輸入模擬信號(hào)跟隨運(yùn)放，再由差分放大運(yùn)放將單端信號(hào)轉(zhuǎn)為差分輸出，極大的抑制了信號(hào)的共模噪聲，再通過AD轉(zhuǎn)換運(yùn)放轉(zhuǎn)換為數(shù)字信號(hào)輸入到視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊進(jìn)行圖像處理；

所述視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊包括FPGA模塊和ARM模塊；其中，F(xiàn)PGA模塊和ARM模塊集成于Soc內(nèi)；所述FPGA模塊用于完成數(shù)字圖像的預(yù)處理，預(yù)處理操作包括非均勻校正，壞元替代，疊加十字光標(biāo)；FPGA模塊處理后的圖像數(shù)據(jù)輸出LVDS數(shù)字視頻數(shù)據(jù)和PAL制式的模擬視頻數(shù)據(jù)；同時(shí)，F(xiàn)PGA模塊處理后的圖像數(shù)據(jù)通過AXI總線傳輸至ARM模塊；

所述ARM模塊用于對(duì)圖像數(shù)據(jù)進(jìn)行圖像壓縮編碼，并通過網(wǎng)口輸出壓縮圖像，同時(shí)通過SD卡完成圖像的存儲(chǔ)。

其中，所述ARM模塊用于完成H.264圖像壓縮工作；

H.264圖像壓縮過程包括信號(hào)處理、信號(hào)量化、信號(hào)編碼三個(gè)階段；第一是信號(hào)處理階段，該階段把圖像信號(hào)進(jìn)行變換、處理，使數(shù)據(jù)處于易壓縮、量化的狀態(tài)；第二是量化階段，量化是用少量值表示多量值的過程；第三是信號(hào)編碼，即無失真編碼，最后產(chǎn)生壓縮碼流；整個(gè)過程的圖像數(shù)據(jù)由DDR進(jìn)行緩存，壓縮后的視頻圖像由SD卡進(jìn)行存儲(chǔ)或經(jīng)由網(wǎng)口對(duì)外輸出。

其中，所述組件還包括供電系統(tǒng)模塊，其用于為組件整體提供電源，包括對(duì)探測器的供電，對(duì)Soc和相關(guān)外設(shè)提供電源。

實(shí)施例1

結(jié)合FPGA+DSP處理系統(tǒng)和FPGA+“軟核”處理系統(tǒng)兩種核心處理系統(tǒng)的優(yōu)缺點(diǎn)，本發(fā)明的核心處理器采用了CycloneV系列的Soc芯片。該芯片內(nèi)嵌一個(gè)高性能FPGA和一個(gè)雙核ARM。該芯片功能強(qiáng)大，集成度高。并結(jié)合電路板的優(yōu)化設(shè)計(jì)，使本發(fā)明的紅外成像器機(jī)芯組件能夠滿足紅外成像，網(wǎng)絡(luò)傳輸，視頻壓縮等多種應(yīng)用需求。在生物醫(yī)療，便攜手持紅外儀器，車載夜視設(shè)備，救災(zāi)搶險(xiǎn)，人員搜救，無人機(jī)載荷等輕小型化的應(yīng)用領(lǐng)域有著較深的研究意義和較強(qiáng)的實(shí)用價(jià)值。

為解決現(xiàn)有技術(shù)的問題，本發(fā)明提供一種基于Soc的小型化紅外成像器機(jī)芯組件，所述組件包括：探測器信號(hào)調(diào)理模塊、視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊、供電系統(tǒng)模塊；每個(gè)模塊在保證功能和性能的前提下，采取整體優(yōu)化和“硬件軟化”的電路設(shè)計(jì)思想實(shí)現(xiàn)該款機(jī)芯的小型化設(shè)計(jì)要求；

所述探測器信號(hào)調(diào)理模塊包括模擬信號(hào)跟隨運(yùn)放、差分放大運(yùn)放、AD轉(zhuǎn)換運(yùn)放；用于實(shí)現(xiàn)探測器模擬信號(hào)的讀取放大，噪聲抑制和數(shù)字量轉(zhuǎn)換。為后續(xù)Soc對(duì)圖像的處理奠定了基礎(chǔ)。

所述視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊由Soc內(nèi)的FPGA和ARM配合實(shí)現(xiàn)其功能。FPGA完成圖像的預(yù)處理，ARM完成圖像壓縮與存儲(chǔ)部分。兩者通過Soc內(nèi)部的AXI總線進(jìn)行數(shù)據(jù)交互和對(duì)DDR的訪問。壓縮后的圖像通過網(wǎng)口傳輸，圖像視頻存儲(chǔ)在SD卡中，相應(yīng)的程序代碼存儲(chǔ)在FLASH中。

所述供電系統(tǒng)模塊為機(jī)芯系統(tǒng)整體提供電源。包括對(duì)探測器的供電，對(duì)Soc和相關(guān)外設(shè)提供多種電源。并針對(duì)復(fù)雜的外設(shè)供電需求和小型化的設(shè)計(jì)需求進(jìn)行了電源網(wǎng)路設(shè)計(jì)優(yōu)化。

實(shí)施例2

本實(shí)施例提供一種基于Soc的小型化紅外成像器機(jī)芯組件，整體框架如圖1所示。描述了機(jī)芯組件硬件整體結(jié)構(gòu)和相應(yīng)的對(duì)外接口。探測器輸出的信號(hào)由調(diào)理電路處理成數(shù)字信號(hào)，在FPGA中完成非均勻校正，壞元替代，疊加十字光標(biāo)等圖像預(yù)處理操作后直接輸出LVDS數(shù)字視頻和PAL制式的模擬視頻。亦可以通過AXI總線和DDR將圖像數(shù)據(jù)在ARM中完成圖像壓縮編碼，通過網(wǎng)口輸出壓縮圖像。并通過SD卡完成圖像的存儲(chǔ)。整個(gè)程序以及操作系統(tǒng)相關(guān)代碼存儲(chǔ)在FLASH中，與用戶的交互式控制由串口完成。整個(gè)機(jī)芯共三塊電路板，通過芯片選型優(yōu)化，“硬件軟化”等電路小型化設(shè)計(jì)思想，每塊電路板尺寸僅為32mm×32mm。

所述探測器信號(hào)讀出與調(diào)理模塊如圖2所示。探測器輸出的信號(hào)首先輸入跟隨運(yùn)放OPA820(尺寸3mm×3mm)。再由差分運(yùn)放ADA4932(尺寸3mm×3mm)將單端信號(hào)轉(zhuǎn)為差分輸出，極大的抑制了信號(hào)的共模噪聲。再通過14bit的差分ADC(尺寸5mm×5mm)轉(zhuǎn)換為數(shù)字信號(hào)輸入到FPGA進(jìn)行圖像預(yù)處理。

所述視頻壓縮存儲(chǔ)與網(wǎng)絡(luò)傳輸模塊如圖3所示。本發(fā)明采用Soc內(nèi)部ARM完成H.264圖像壓縮工作。H.264壓縮算法包括信號(hào)處理、信號(hào)量化、信號(hào)編碼三個(gè)階段。第一是信號(hào)處理階段，它是把圖像信號(hào)進(jìn)行變換、處理，使數(shù)據(jù)處于易壓縮、量化的狀態(tài)；第二是量化階段，量化是用少量值表示多量值的過程；第三是信號(hào)編碼，即無失真編碼，最后產(chǎn)生壓縮碼流。整個(gè)過程的圖像數(shù)據(jù)由DDR進(jìn)行緩存，壓縮后的視頻圖像由SD卡進(jìn)行存儲(chǔ)，并具有視頻回放等功能。內(nèi)核和程序代碼存儲(chǔ)于串行FLASH中，可以實(shí)現(xiàn)機(jī)芯上電自啟動(dòng)。本發(fā)明采用的“硬件軟化”的圖像壓縮方案不需要專用的圖像壓縮芯片，大幅度節(jié)省了電路板空間。

壓縮后的圖像可以經(jīng)由網(wǎng)口對(duì)外輸出。本發(fā)明使用AR8035作為網(wǎng)絡(luò)物理層芯片(尺寸5mm×5mm)，該芯片集成度高，供電種類少。能夠很好的滿足小型化設(shè)計(jì)的需求。時(shí)鐘信號(hào)由FPGA內(nèi)部PLL產(chǎn)生，并由其時(shí)鐘引腳輸出，可以對(duì)網(wǎng)絡(luò)芯片的時(shí)鐘頻率可控使能和靈活配置。同時(shí)節(jié)省了網(wǎng)絡(luò)芯片的外部晶振，減小了電路板尺寸。進(jìn)一步體現(xiàn)了本發(fā)明“硬件軟化”的電路小型化設(shè)計(jì)思想。

所述供電系統(tǒng)模塊如圖4所示。根據(jù)機(jī)芯小型化設(shè)計(jì)需求，主要電源芯片選取了EP53F8QI(尺寸3mm×3mm)，其內(nèi)部集成電感，外圍電路輕小簡單。對(duì)探測器的偏壓提供和供電均采取的DAC+運(yùn)放的組合方式，以應(yīng)對(duì)某些探測器有上電順序的要求，不需要額外增加LDO為探測器供電，大幅節(jié)省了電路板空間，減小了機(jī)芯的尺寸。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。