【技術(shù)領(lǐng)域】

本發(fā)明是有關(guān)一種新穎的四相移鍵控解調(diào)變器，特別是一種具有低功耗的四相移鍵控解調(diào)變器。

背景技術(shù)：

傳統(tǒng)的四相移鍵控解調(diào)變器是由模擬數(shù)字轉(zhuǎn)換器把四相移鍵控信號(hào)轉(zhuǎn)成數(shù)字碼，再通過(guò)基頻數(shù)字信號(hào)處理器回復(fù)數(shù)據(jù)和時(shí)脈，隨著時(shí)代對(duì)速度要求越來(lái)越高，高速的模擬數(shù)字轉(zhuǎn)換器和數(shù)字模擬轉(zhuǎn)換器是非常耗電，設(shè)計(jì)難度也提高許多。近年來(lái)最常見(jiàn)的四相移鍵控解調(diào)變器架構(gòu)為costasloop，該架構(gòu)去除了非常耗電的數(shù)字模擬轉(zhuǎn)換器，costasloop包含兩個(gè)平行的鎖相回路，分別為i分支和q分支，兩分支有90度相位差，常見(jiàn)的做法是由振蕩器產(chǎn)生兩倍載波頻率，再通過(guò)數(shù)字正交信號(hào)產(chǎn)生器產(chǎn)生兩個(gè)相位相差90度的同頻率信號(hào)，振蕩器操作頻率鎖定在兩倍載波頻率，會(huì)提高的功率消耗。傳統(tǒng)四相移鍵控解調(diào)變器有以下缺點(diǎn):1.功率消耗高。2.傳輸數(shù)據(jù)速率有限。3.電路復(fù)雜度高。4.大面積。

然而，對(duì)于特定嚴(yán)格要求低功耗和低發(fā)熱的接收機(jī)或是無(wú)電池裝置，例如生醫(yī)植入式芯片、環(huán)境監(jiān)測(cè)系統(tǒng)以及物聯(lián)網(wǎng)等，該多個(gè)裝置需要一個(gè)具有低功耗與小面積的解調(diào)變器來(lái)接收數(shù)據(jù)，傳統(tǒng)解調(diào)變器功耗占其整體系統(tǒng)功耗的比例過(guò)大而無(wú)法滿足上述需求。

綜上所述，提供一種具有低功耗的四相移鍵控解調(diào)變器便是目前極需努力的目標(biāo)。

技術(shù)實(shí)現(xiàn)要素：

傳統(tǒng)的四相移鍵控解調(diào)變的方式是利用高于載波頻率的時(shí)脈，對(duì)qpsk信號(hào)取樣來(lái)獲得解調(diào)變iq數(shù)據(jù)。然而要產(chǎn)生高頻時(shí)脈不僅使電路的復(fù)雜度提高，也會(huì)大幅增加功率消耗。本發(fā)明提出新式的四相移鍵控解調(diào)變技術(shù)，稱為蝴蝶結(jié)四相移鍵控(bqpsk)，利用簡(jiǎn)化相位轉(zhuǎn)換的狀態(tài)，來(lái)降低解調(diào)變的難度。

請(qǐng)參照?qǐng)D1，比對(duì)典型的四相移鍵控的星座圖、常見(jiàn)的偏移四相移鍵控(offsetquadraturephase-shiftkeying,oqpsk)的星座圖和本發(fā)明提出的蝴蝶結(jié)四相移鍵控的星座圖，四相移鍵控調(diào)變信號(hào)有12個(gè)相位轉(zhuǎn)換的狀態(tài)和4個(gè)相位重復(fù)的狀態(tài)，偏移四相移鍵控調(diào)變信號(hào)減少四相移鍵控調(diào)變信號(hào)的中的4個(gè)相位轉(zhuǎn)換，像是0°與180°之間以及90°與270°之間的轉(zhuǎn)換路徑，蝴蝶結(jié)四相移鍵控調(diào)變信號(hào)減少四相移鍵控調(diào)變信號(hào)的中的4個(gè)相位轉(zhuǎn)換，例如0°與270°之間以及90°與180°之間的轉(zhuǎn)換路徑。

本發(fā)明提供一種蝴蝶結(jié)四相移鍵控解調(diào)變器，其是利用一延遲電路以延遲一蝴蝶結(jié)四相移鍵控信號(hào)，將其與未延遲的蝴蝶結(jié)四相移鍵控信號(hào)混合，以輸出一組iq數(shù)據(jù)信號(hào)。本發(fā)明的一種蝴蝶結(jié)四相移鍵控解調(diào)變器擁有高數(shù)據(jù)率、低功耗、架構(gòu)簡(jiǎn)單和可靠的好處，且其于數(shù)字或模擬電路皆可實(shí)施。

本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器包含一延遲電路以及一決策電路。延遲電路接收一蝴蝶結(jié)四相移鍵控信號(hào)，并使蝴蝶結(jié)四相移鍵控信號(hào)延遲一第一延遲時(shí)間，以輸岀一第一延遲信號(hào)；以及延遲電路使該蝴蝶結(jié)四相移鍵控信號(hào)延遲一總計(jì)延遲時(shí)間，以輸出一第二延遲信號(hào)或一第二延遲反相信號(hào)，其中該第二延遲反相信號(hào)與第二延遲信號(hào)互為反相關(guān)系。決策電路與延遲電路電性連接。決策電路混合蝴蝶結(jié)四相移鍵控信號(hào)及第二延遲信號(hào)或第二延遲反相信號(hào)以產(chǎn)生一第一外差信號(hào)，并依據(jù)第一外差信號(hào)取樣蝴蝶結(jié)四相移鍵控信號(hào)，以輸出蝴蝶結(jié)四相移鍵控信號(hào)中的一i數(shù)據(jù)信號(hào)；以及決策電路混合第一延遲信號(hào)及蝴蝶結(jié)四相移鍵控信號(hào)以產(chǎn)生一第二外差信號(hào)，并依據(jù)第一外差信號(hào)取樣第二外差信號(hào)，以輸出蝴蝶結(jié)四相移鍵控信號(hào)中的一q數(shù)據(jù)信號(hào)。

以下借由具體實(shí)施例配合所附的圖式詳加說(shuō)明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。

【附圖說(shuō)明】

圖1為一示意圖，顯示四相移鍵控信號(hào)、偏移四相移鍵控信號(hào)和蝴蝶結(jié)四相移鍵控信號(hào)的星座圖。

圖2為一時(shí)序圖，顯示蝴蝶結(jié)四相移鍵控信號(hào)的波形。

圖3為一示意圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器。

圖4為一示意圖，顯示本發(fā)明一實(shí)施例的決策電路。

圖5為一示意圖，顯示本發(fā)明一實(shí)施例的相位旋轉(zhuǎn)電路。

圖6為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖7為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的回復(fù)時(shí)脈。

圖8為一示意圖，顯示本發(fā)明另一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器。

圖9為一時(shí)序圖，顯示本發(fā)明另一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖10為一示意圖，顯示本發(fā)明再一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器。

圖11為一時(shí)序圖，顯示本發(fā)明再一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖12為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖13為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖14為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖15為一時(shí)序圖，顯示本發(fā)明一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖16為一示意圖，顯示本發(fā)明另一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器。

圖17為一示意圖，顯示本發(fā)明另一實(shí)施例的控制時(shí)脈產(chǎn)生器。

圖18為一時(shí)序圖，顯示本發(fā)明另一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

圖19為一示意圖，顯示本發(fā)明再一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器。

圖20為一示意圖，顯示本發(fā)明再一實(shí)施例的非同步相位檢測(cè)器。

圖21為一示意圖，顯示本發(fā)明再一實(shí)施例的致能窗口電路。

圖22為一時(shí)序圖，顯示本發(fā)明再一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器的時(shí)序圖。

【符號(hào)說(shuō)明】

1延遲電路

10第三控制器

11第一延遲單元

12第二延遲單元

2決策電路

21第一互斥或門

22第二互斥或門

23第一觸發(fā)器

24第二觸發(fā)器

25第一突波去除器

26第二突波去除器

3相位旋轉(zhuǎn)電路

31第三互斥或門

32第一數(shù)據(jù)選擇器

33第二數(shù)據(jù)選擇器

34或門

35或非門

4第三突波去除器

5相位檢測(cè)器

6第一控制器

7控制時(shí)脈產(chǎn)生器

71第二控制器

72與非門

8致能窗口電路

9非同步相位檢測(cè)器

cck1控制時(shí)脈信號(hào)

cck2非同步控制時(shí)脈信號(hào)

dc1第一外差信號(hào)

dc2第二外差信號(hào)

dt原始數(shù)據(jù)信號(hào)

di數(shù)據(jù)信息信號(hào)

ew致能窗口信號(hào)

n1第一控制信號(hào)

bqpsk蝴蝶結(jié)四相移鍵控信號(hào)

pc相位控制信號(hào)

pd1第一比較信號(hào)

pd2第二比較信號(hào)

pr1第一處理信號(hào)

pr2第二處理信號(hào)

prck相位時(shí)脈

pt轉(zhuǎn)態(tài)信號(hào)

rck回復(fù)時(shí)脈

rdt_ii數(shù)據(jù)信號(hào)

rdt_qq數(shù)據(jù)信號(hào)

s1第一延遲信號(hào)

s2第二延遲信號(hào)

第二延遲反相信號(hào)

t蝴蝶結(jié)四相移鍵控信號(hào)的載波周期

td總計(jì)延遲時(shí)間

td1第一延遲時(shí)間

td2第二延遲時(shí)間

【具體實(shí)施方式】

以下將詳述本發(fā)明的各實(shí)施例，并配合圖式作為例示。除了該多個(gè)詳細(xì)說(shuō)明之外，本發(fā)明亦可廣泛地施行于其它的實(shí)施例中，任何所述實(shí)施例的輕易替代、修改、等效變化都包含在本發(fā)明的范圍內(nèi)，并以申請(qǐng)專利范圍為準(zhǔn)。在說(shuō)明書(shū)的描述中，為了使讀者對(duì)本發(fā)明有較完整的了解，提供了許多特定細(xì)節(jié)；然而，本發(fā)明可能在省略部分或全部特定細(xì)節(jié)的前提下，仍可實(shí)施。此外，眾所周知的步驟或元件并未描述于細(xì)節(jié)中，以避免對(duì)本發(fā)明形成不必要的限制。圖式中相同或類似的元件將以相同或類似符號(hào)來(lái)表示。特別注意的是，圖式僅為示意的用，并非代表元件實(shí)際的尺寸或數(shù)量，有些細(xì)節(jié)可能未完全繪出，以求圖式的簡(jiǎn)潔。

本發(fā)明之一種蝴蝶結(jié)四相移鍵控解調(diào)變器的功能是分辨輸入調(diào)變信號(hào)的四種相差90度的相位，并輸出各個(gè)相位代表的編碼數(shù)據(jù)。為了方便以下相關(guān)時(shí)序說(shuō)明，請(qǐng)參照?qǐng)D2，由左至右不同的例示性信號(hào)的編碼“00”、“01”、“10”以及“11”依序代表對(duì)應(yīng)不同調(diào)變相位0°、90°、180°以及270°的蝴蝶結(jié)四相移鍵控信號(hào)bqpsk，其中t為蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的載波周期，但不以此為限。其中編碼與輸入調(diào)變信號(hào)的相位間的對(duì)應(yīng)關(guān)系不以上述例示為限。

請(qǐng)一并參照?qǐng)D3至圖6，其中一原始數(shù)據(jù)信號(hào)dt經(jīng)調(diào)變后形成一蝴蝶結(jié)四相移鍵控信號(hào)bqpsk并發(fā)送至一蝴蝶結(jié)四相移鍵控解調(diào)變器。請(qǐng)參照?qǐng)D3，本發(fā)明之一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器包含一延遲電路1、一決策電路2以及一相位旋轉(zhuǎn)電路3。延遲電路1包含串聯(lián)之一第一延遲單元11以及一第二延遲單元12，但不以此為限。第一延遲單元11接收一蝴蝶結(jié)四相移鍵控信號(hào)bqpsk，并使蝴蝶結(jié)四相移鍵控信號(hào)bqpsk延遲一第一延遲時(shí)間td1，以輸岀一第一延遲信號(hào)s1。第二延遲單元12接收第一延遲信號(hào)s1，并使第一延遲信號(hào)s1延遲一第二延遲時(shí)間td2以產(chǎn)生一第二延遲信號(hào)s2，以及輸岀一第二延遲反相信號(hào)至決策電路2，其中該第二延遲反相信號(hào)與第二延遲信號(hào)s2互為反相關(guān)系。其中，延遲電路1的第一延遲時(shí)間td1及第二延遲時(shí)間td2符合以下的關(guān)系式(容后詳述)：td＝td1+td2，0.125t≤td1≤0.375t，0.125t≤td2<0.5t，且0.375t<td<0.625t，其中td為一總計(jì)延遲時(shí)間，t為蝴蝶結(jié)四相移鍵控信號(hào)的載波周期。

請(qǐng)繼續(xù)參照?qǐng)D3及圖4，決策電路2包含一第一互斥或門21、一第一突波去除器25、一第一觸發(fā)器23、一第二互斥或門22、一第二突波去除器26以及一第二觸發(fā)器24。第一互斥或門21與第二延遲單元12電性連接，且第一互斥或門21混合(mix)蝴蝶結(jié)四相移鍵控信號(hào)bqpsk及第二延遲反相信號(hào)以輸出第一外差信號(hào)dc1。第一突波去除器25與第一互斥或門21電性連接，且第一突波去除器25去除第一外差信號(hào)dc1中的正突波，以輸出一轉(zhuǎn)態(tài)信號(hào)pt。第一觸發(fā)器23與第一突波去除器25電性連接，且第一觸發(fā)器23依據(jù)轉(zhuǎn)態(tài)信號(hào)pt取樣蝴蝶結(jié)四相移鍵控信號(hào)bqpsk，以輸出蝴蝶結(jié)四相移鍵控信號(hào)中的i數(shù)據(jù)信號(hào)rdt_i。

可以理解的是，為了解出正確的i數(shù)據(jù)信號(hào)rdt_i，于部分實(shí)施例中，圖3所示的第一觸發(fā)器23可以依據(jù)實(shí)際電路設(shè)計(jì)需求采用上升緣觸發(fā)觸發(fā)器或下降緣觸發(fā)觸發(fā)器。其中，下降緣觸發(fā)觸發(fā)器的替代電路設(shè)計(jì)是，將一反相器設(shè)置于第一互斥或門21的兩輸入端其一或輸出端，以搭配傳統(tǒng)的上升緣觸發(fā)觸發(fā)器，但不以此為限。具有通常知識(shí)者當(dāng)可自行修飾變化，以使決策電路中的觸發(fā)器能正常運(yùn)作。

接續(xù)上述，第二互斥或門22與第一延遲單元11電性連接，且第二互斥或門22混合第一延遲信號(hào)及蝴蝶結(jié)四相移鍵控信號(hào)bqpsk，以輸出第二外差信號(hào)dc2。第二突波去除器26與第二互斥或門22電性連接，且第二突波去除器26去除第二外差信號(hào)dc2中的負(fù)突波，以輸出一數(shù)據(jù)信息信號(hào)di。第二觸發(fā)器24與第二突波去除器26電性連接，且第二觸發(fā)器24依據(jù)第一外差信號(hào)dc1取樣數(shù)據(jù)信息信號(hào)di，以輸出蝴蝶結(jié)四相移鍵控信號(hào)中的q數(shù)據(jù)信號(hào)rdt_q。同理，圖3所示的第二觸發(fā)器24亦可依據(jù)實(shí)際電路設(shè)計(jì)需求采用上升緣觸發(fā)觸發(fā)器或下降緣觸發(fā)觸發(fā)器，以解出正確的q數(shù)據(jù)信號(hào)rdt_q。

于一實(shí)施例中，第一突波去除器25用于濾除正突波，第二突波去除器26用于濾除負(fù)突波。在此，正脈波寬度小于等于0.125t的脈波可視為一正突波，負(fù)脈波寬度小于等于0.125t的脈波可視為一負(fù)突波。

請(qǐng)參照?qǐng)D6，在蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的波形上標(biāo)示的小圓圈，表示轉(zhuǎn)態(tài)信號(hào)pt取樣到的邏輯值，即是i數(shù)據(jù)信號(hào)rdt_i；在數(shù)據(jù)信息信號(hào)di的波型上標(biāo)示的小圓圈，表示轉(zhuǎn)態(tài)信號(hào)pt取樣的的邏輯值，即是q數(shù)據(jù)信號(hào)rdt_q。請(qǐng)一并參照?qǐng)D3及圖6，最后經(jīng)比對(duì)驗(yàn)證，蝴蝶結(jié)四相移鍵控解調(diào)變器所還原的i數(shù)據(jù)信號(hào)rdt_i以及q數(shù)據(jù)信號(hào)rdt_q，均與未經(jīng)調(diào)變前的原始數(shù)據(jù)信號(hào)dt為彼此相同。

應(yīng)當(dāng)注意的是，于上述諸實(shí)施例所描述的部分特征為選擇性的，且可依據(jù)不同的電路設(shè)計(jì)與應(yīng)用來(lái)使用。本領(lǐng)域中具有通常知識(shí)者應(yīng)可辨認(rèn)許多本發(fā)明的變化、修改以及置換等。舉例而言，一般的電路架構(gòu)本質(zhì)上具有不易使高頻突波通過(guò)的特性，因而使電路不易受高頻突波或噪聲的影響，其于一穩(wěn)定的操作環(huán)境中，無(wú)突波去除器的決策電路亦能正常操作。惟于部分電路設(shè)計(jì)，若欲增加決策電路的濾突波效果，即以圖4所示的第一突波去除器25及第二突波去除器26進(jìn)行設(shè)計(jì)，但不以此為限。

請(qǐng)繼續(xù)參照?qǐng)D6，以下說(shuō)明本發(fā)明之一種蝴蝶結(jié)四相移鍵控解調(diào)變器的工作原理。首先，延遲一蝴蝶結(jié)四相移鍵控信號(hào)bqpsk，以輸出第一延遲信號(hào)s1以及第二延遲反相信號(hào)其次，混合蝴蝶結(jié)四相移鍵控信號(hào)bqpsk以及第二延遲反相信號(hào)以找出蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的邏輯狀態(tài)是否發(fā)生相位轉(zhuǎn)換；若蝴蝶結(jié)四相移鍵控信號(hào)bqpsk有發(fā)生邏輯轉(zhuǎn)態(tài)，則轉(zhuǎn)態(tài)信號(hào)pt便產(chǎn)生對(duì)應(yīng)的脈波信號(hào)。接著，借由轉(zhuǎn)態(tài)信號(hào)pt對(duì)蝴蝶結(jié)四相移鍵控信號(hào)bqpsk取值得i數(shù)據(jù)信號(hào)rdt_i。再著，混合蝴蝶結(jié)四相移鍵控信號(hào)bqpsk以及第一延遲信號(hào)s1以輸出正交數(shù)據(jù)特征di。最后，借由轉(zhuǎn)態(tài)信號(hào)pt對(duì)正交數(shù)據(jù)特征di取值得q數(shù)據(jù)信號(hào)rdt_q，若轉(zhuǎn)態(tài)信號(hào)pt未產(chǎn)生脈波信號(hào)，表示調(diào)變數(shù)據(jù)沒(méi)有轉(zhuǎn)態(tài)，則蝴蝶結(jié)四相移鍵控解調(diào)變器只需要輸出相同的數(shù)據(jù)。

換言之，請(qǐng)繼續(xù)參照?qǐng)D2，以左邊第一個(gè)編碼“00”所代表的蝴蝶結(jié)四相移鍵控信號(hào)bqpsk舉例說(shuō)明，若蝴蝶結(jié)四相移鍵控信號(hào)bqpsk于時(shí)間t/2到3t/4之間的邏輯狀態(tài)為0，則蝴蝶結(jié)四相移鍵控解調(diào)變器輸出一i數(shù)據(jù)信號(hào)rdt_i的邏輯狀態(tài)亦為0；同時(shí)，若蝴蝶結(jié)四相移鍵控信號(hào)bqpsk于時(shí)間0到t/2的邏輯狀態(tài)未發(fā)生轉(zhuǎn)態(tài)，則蝴蝶結(jié)四相移鍵控解調(diào)變器輸出一q數(shù)據(jù)信號(hào)rdt_q的邏輯狀態(tài)為0。再以右邊第一個(gè)編碼“11”所代表的蝴蝶結(jié)四相移鍵控信號(hào)bqpsk舉例說(shuō)明，若蝴蝶結(jié)四相移鍵控信號(hào)bqpsk于時(shí)間t/2到3t/4之間的邏輯狀態(tài)為1，則蝴蝶結(jié)四相移鍵控解調(diào)變器輸出一i數(shù)據(jù)信號(hào)rdt_i的邏輯狀態(tài)亦為1；同時(shí)，若蝴蝶結(jié)四相移鍵控信號(hào)bqpsk于時(shí)間0到t/2的邏輯狀態(tài)有發(fā)生轉(zhuǎn)態(tài)，即邏輯狀態(tài)由0轉(zhuǎn)換至1，則蝴蝶結(jié)四相移鍵控解調(diào)變器輸出一q數(shù)據(jù)信號(hào)rdt_q的邏輯狀態(tài)為1。依此類推，其余蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的解調(diào)變?cè)硪嗤?，此不再贅述?/p>

本發(fā)明的蝴蝶結(jié)四相移鍵控解調(diào)變器，除輸出一組iq數(shù)據(jù)信號(hào)之外，更可輸出一回復(fù)時(shí)脈，以作為系統(tǒng)電路中其他電子元件工作所需的時(shí)脈，并讓后級(jí)的數(shù)字電路取出正確的數(shù)據(jù)。請(qǐng)參照?qǐng)D7，回復(fù)時(shí)脈rck的平均周期與蝴蝶結(jié)四相移鍵控信號(hào)的載波周期t相同，亦即蝴蝶結(jié)四相移鍵控解調(diào)變器在一個(gè)蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的載波周期t時(shí)間內(nèi)，僅取樣一次而產(chǎn)生一時(shí)脈上升緣。于一實(shí)施例中，蝴蝶結(jié)四相移鍵控解調(diào)變器在3t/4時(shí)間點(diǎn)產(chǎn)生一回復(fù)時(shí)脈信號(hào)的上升緣。于另一實(shí)施例中，蝴蝶結(jié)四相移鍵控解調(diào)變器在4t/4時(shí)間點(diǎn)產(chǎn)生一回復(fù)時(shí)脈信號(hào)的上升緣?？梢岳斫獾氖?，為了避免在同一個(gè)載波周期t時(shí)間內(nèi)，因額外的突波造成回復(fù)時(shí)脈rck發(fā)生超過(guò)一次的轉(zhuǎn)態(tài)，可以在相位旋轉(zhuǎn)電路后串聯(lián)一突波去除器。

以下說(shuō)明蝴蝶結(jié)四相移鍵控解調(diào)變器如何解調(diào)產(chǎn)生一回復(fù)時(shí)脈。請(qǐng)繼續(xù)參照?qǐng)D3，相位旋轉(zhuǎn)電路3與延遲電路1及決策電路2電性連接，且相位旋轉(zhuǎn)電路3依據(jù)決策電路2所輸出的i數(shù)據(jù)信號(hào)及q數(shù)據(jù)信號(hào)運(yùn)算第一延遲信號(hào)s1、第二延遲反相信號(hào)及蝴蝶結(jié)四相移鍵控信號(hào)bqpsk至少其中之二，以輸出一相位時(shí)脈prck，其中，相位時(shí)脈prck即作為一回復(fù)時(shí)脈rck，或再經(jīng)由一突波去除器去除相位時(shí)脈prck中的突波，以輸出回復(fù)時(shí)脈rck，但不以此為限。

請(qǐng)一并參照?qǐng)D5及圖6，相位旋轉(zhuǎn)電路3包含一第三互斥或門31、一第一數(shù)據(jù)選擇器32、一第二數(shù)據(jù)選擇器33以及一或門34。第三互斥或門31與決策電路2電性連接，且第三互斥或門31接收i數(shù)據(jù)信號(hào)rdt_i及q數(shù)據(jù)信號(hào)rdt_q，進(jìn)行互斥或(xor)運(yùn)算，以輸出一相位控制信號(hào)pc。第一數(shù)據(jù)選擇器32與延遲電路1及決策電路2電性連接，且第一數(shù)據(jù)選擇器32依據(jù)決策電路2所輸出的q數(shù)據(jù)信號(hào)rdt_q的邏輯狀態(tài)通過(guò)延遲電路1所輸出的第一延遲信號(hào)s1或第二延遲反相信號(hào)以輸出一第一處理信號(hào)pr1。第二數(shù)據(jù)選擇器33與第三互斥或門31及第一數(shù)據(jù)選擇器32電性連接，且第二數(shù)據(jù)選擇器33依據(jù)第三互斥或門33所輸出的相位控制信號(hào)pc的邏輯狀態(tài)反轉(zhuǎn)第一數(shù)據(jù)選擇器32所輸出的第一處理信號(hào)pr1的相位，以輸出一第二處理信號(hào)pr2。或門34與第二數(shù)據(jù)選擇器33及決策電路2電性連接，且或門34接收第二處理信號(hào)pr2及轉(zhuǎn)態(tài)信號(hào)pt，進(jìn)行或(or)運(yùn)算，以輸出相位時(shí)脈prck，其中，相位時(shí)脈prck即作為一回復(fù)時(shí)脈rck，或再經(jīng)由一突波去除器去除相位時(shí)脈prck中的突波，以輸出回復(fù)時(shí)脈rck，但不以此為限。需注意的是，一般電子元件所需的時(shí)脈，僅要求工作時(shí)脈的上升緣周期穩(wěn)定即已足夠。由圖6所示回復(fù)時(shí)脈rck的脈波相位可知，其上升緣及下降緣皆具有穩(wěn)定的周期，且工作周期(dutycycle)為50％，因此可提供高階電路設(shè)計(jì)所需的工作時(shí)脈，例如第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(ddr2sdram)需要在工作時(shí)脈信號(hào)的上升緣和下降緣皆傳輸數(shù)據(jù)。

于另一實(shí)施例中，請(qǐng)一并參照?qǐng)D8及圖9，其中，延遲電路1、決策電路2以及相位旋轉(zhuǎn)電路3各元件間的連接關(guān)系及其操作原理，已如前述，在此不再贅述。相位旋轉(zhuǎn)電路3包含一第三互斥或門31、一第一數(shù)據(jù)選擇器32以及一第二數(shù)據(jù)選擇器33。第三互斥或門31與決策電路2電性連接，且第三互斥或門31接收i數(shù)據(jù)信號(hào)rdt_i及q數(shù)據(jù)信號(hào)rdt_q，進(jìn)行互斥或(xor)運(yùn)算，以輸出一相位控制信號(hào)pc。第一數(shù)據(jù)選擇器32與延遲電路1及決策電路2電性連接，且第一數(shù)據(jù)選擇器32依據(jù)決策電路2所輸出的q數(shù)據(jù)信號(hào)rdt_q的邏輯狀態(tài)通過(guò)延遲電路1所輸出的第一延遲信號(hào)s1或第二延遲反相信號(hào)以輸出一第一處理信號(hào)pr1。第二數(shù)據(jù)選擇器33與第三互斥或門31及第一數(shù)據(jù)選擇器32電性連接，且第二數(shù)據(jù)選擇器33依據(jù)第三互斥或門31所輸出的相位控制信號(hào)pc的邏輯狀態(tài)反轉(zhuǎn)第一數(shù)據(jù)選擇器32所輸出的第一處理信號(hào)pr1的相位，以輸出一第二處理信號(hào)pr2，其中，第二處理信號(hào)pr2即為相位旋轉(zhuǎn)電路3所輸出的相位時(shí)脈prck。較佳者，一第三突波去除器4串連于相位旋轉(zhuǎn)電路3的輸出端，且第三突波去除器4去除相位時(shí)脈中prck的突波，以輸出一回復(fù)時(shí)脈rck。由圖9所示回復(fù)時(shí)脈rck的脈波相位可知，其上升緣具有穩(wěn)定的周期，讓后級(jí)的數(shù)字電路取出正確的數(shù)據(jù)。

于再一實(shí)施例中，請(qǐng)一并參照?qǐng)D10及圖11，其中，延遲電路1、決策電路2以及相位旋轉(zhuǎn)電路3各元件間的連接關(guān)系及其操作原理，已如前述，在此不再贅述。相位旋轉(zhuǎn)電路包含一第三互斥或門31、一第一數(shù)據(jù)選擇器32、一第二數(shù)據(jù)選擇器33以及一或非門35。第三互斥或門31與決策電路2電性連接，且第三互斥或門31接收i數(shù)據(jù)信號(hào)rdt_i及q數(shù)據(jù)信號(hào)rdt_q，進(jìn)行互斥或(xor)運(yùn)算，以輸出一相位控制信號(hào)pc。第一數(shù)據(jù)選擇器32與延遲電路1及決策電路2電性連接，且第一數(shù)據(jù)選擇器32依據(jù)決策電路2所輸出的q數(shù)據(jù)信號(hào)rdt_q的邏輯狀態(tài)通過(guò)蝴蝶結(jié)四相移鍵控信號(hào)bqpsk或延遲電路1所輸出的第一延遲信號(hào)s1，以輸出一第一處理信號(hào)pr1。第二數(shù)據(jù)選擇器33與第三互斥或門31及第一數(shù)據(jù)選擇器32電性連接，且第二數(shù)據(jù)選擇器33依據(jù)第三互斥或門31所輸出的相位控制信號(hào)pc的邏輯狀態(tài)反轉(zhuǎn)第一數(shù)據(jù)選擇器32所輸出的第一處理信號(hào)pr1的相位，以輸出一第二處理信號(hào)pr2?；蚍情T35與第二數(shù)據(jù)選擇器33及決策電路2電性連接，且或非門35接收第二處理信號(hào)pr2及轉(zhuǎn)態(tài)信號(hào)pt，進(jìn)行或非(nor)運(yùn)算，以輸出一相位時(shí)脈prck，其中，相位時(shí)脈prck即作為一回復(fù)時(shí)脈rck，或再經(jīng)由一突波去除器去除相位時(shí)脈prck中的突波，以輸出回復(fù)時(shí)脈rck，但不以此為限。由圖11所示回復(fù)時(shí)脈rck的脈波相位可知，其上升緣具有穩(wěn)定的周期，讓后級(jí)的數(shù)字電路取出正確的數(shù)據(jù)。

本領(lǐng)域中具有通常知識(shí)者應(yīng)可辨認(rèn)許多本發(fā)明的變化、修改以及置換等。舉例而言，上述第一數(shù)據(jù)選擇器或第二數(shù)據(jù)選擇器，可被置換為一互斥或門、一模擬乘法器、一混波器或一吉伯單元等，但不以此為限。

應(yīng)當(dāng)注意的是，于上述諸實(shí)施例所描述的部分特征為選擇性的，且可依據(jù)不同的電路設(shè)計(jì)與應(yīng)用來(lái)使用。雖然該多個(gè)特征分別陳述于不同的實(shí)施例中，例如圖3所示的相位旋轉(zhuǎn)電路3、圖4所示的第一突波去除器25及第二突波去除器26、以及圖8所示的第三突波去除器4，但其可分開(kāi)或結(jié)合應(yīng)用。

綜合上述，本發(fā)明的蝴蝶結(jié)四相移鍵控解調(diào)變器，其是利用一延遲電路(即延遲線)以延遲一蝴蝶結(jié)四相移鍵控信號(hào)，將其與未延遲的蝴蝶結(jié)四相移鍵控信號(hào)混合，以解調(diào)輸出一組iq數(shù)據(jù)信號(hào)。同時(shí)利用一相位旋轉(zhuǎn)電路，借由iq數(shù)據(jù)信號(hào)以解出一回復(fù)時(shí)脈。

請(qǐng)參照?qǐng)D8所示之一實(shí)施例，進(jìn)一步說(shuō)明蝴蝶結(jié)四相移鍵控解調(diào)變器在特定延遲時(shí)間范圍內(nèi)均可實(shí)施：td＝td1+td2，0.125t≤td1≤0.375t，0.125t≤td2<0.5t，且0.375t<td1+td2<0.625t，其中，td1為第一延遲時(shí)間，td2為第二延遲時(shí)間，td為總計(jì)延遲時(shí)間，且t為蝴蝶結(jié)四相移鍵控信號(hào)的載波周期。首先，請(qǐng)一并參照?qǐng)D12至13，顯示延遲電路的總計(jì)延遲時(shí)間td＝0.376t的時(shí)序圖，以例示說(shuō)明0.375t<td的實(shí)施態(tài)樣。請(qǐng)參照?qǐng)D12，以例示說(shuō)明第一延遲時(shí)間等于其下限值td1＝0.125t且第二延遲時(shí)間td2＝0.251t的時(shí)序圖。同理，請(qǐng)參照?qǐng)D13，以例示說(shuō)明第二延遲時(shí)間等于其下限值td2＝0.125t且第一延遲時(shí)間td1＝0.251t的時(shí)序圖。由圖12及圖13所示的時(shí)序圖可知，蝴蝶結(jié)四相移鍵控解調(diào)變器所還原的i數(shù)據(jù)信號(hào)rdt_i及q數(shù)據(jù)信號(hào)rdt_q與未經(jīng)調(diào)變前的原始數(shù)據(jù)信號(hào)dt為彼此相同。

依此類推，請(qǐng)一并參照?qǐng)D14及圖15，顯示延遲電路的總計(jì)延遲時(shí)間td＝0.624t的時(shí)序圖，以例示說(shuō)明td<0.625t的實(shí)施態(tài)樣。請(qǐng)參照?qǐng)D14，以例示說(shuō)明第一延遲時(shí)間等于其下限值td1＝0.125t且第二延遲時(shí)間逼近其上限值td2＝0.499t的時(shí)序圖。同理，請(qǐng)參照?qǐng)D15，以例示說(shuō)明第一延遲時(shí)間等于其上限值td1＝0.375t且第二延遲時(shí)間td2＝0.249t的時(shí)序圖。由圖14及圖15所示的時(shí)序圖可知，蝴蝶結(jié)四相移鍵控解調(diào)變器所還原的i數(shù)據(jù)信號(hào)rdt_i及q數(shù)據(jù)信號(hào)rdt_q與未經(jīng)調(diào)變前的原始數(shù)據(jù)信號(hào)dt為彼此相同。需說(shuō)明的是，一般而言，轉(zhuǎn)態(tài)信號(hào)在每一載波周期中僅產(chǎn)生一脈波信號(hào)，惟在極端實(shí)施例下，例如圖12至15所示的第a周期以及第b周期中，轉(zhuǎn)態(tài)信號(hào)會(huì)在同一周期內(nèi)產(chǎn)生兩個(gè)脈波信號(hào)，但仍只有其中一個(gè)脈波可以取得數(shù)據(jù)變化。其中，圖12及圖13是以第二脈波取得數(shù)據(jù)變化，而圖14及圖15是以第一脈波取得數(shù)據(jù)變化。上述取值動(dòng)作時(shí)刻的差異是因?yàn)閷?shí)際實(shí)施的蝴蝶結(jié)四相移鍵控解調(diào)變器電路會(huì)因?yàn)殡娐纷陨淼挠绊懯寡舆t時(shí)間略有不同，所以取得數(shù)據(jù)變化的脈波也不同。

于一實(shí)施例中，蝴蝶結(jié)四相移鍵控解調(diào)變器中延遲電路的第一延遲時(shí)間及第二延遲時(shí)間是由一延遲鎖定回路(delay-lockedloop，dll)來(lái)鎖定，且蝴蝶結(jié)四相移鍵控解調(diào)變器的延遲電路作為延遲鎖定回路的延遲線。

于一實(shí)施例中，請(qǐng)一并繼續(xù)參照?qǐng)D16至圖18，一蝴蝶結(jié)四相移鍵控解調(diào)變器包含一延遲電路1、一決策電路2、一相位旋轉(zhuǎn)電路3、一相位檢測(cè)器5、一第一控制器6以及一控制時(shí)脈產(chǎn)生器7。其中，延遲電路1、決策電路2以及相位旋轉(zhuǎn)電路3各元件間的連接關(guān)系及其操作原理，已如前述，在此不再贅述。如圖17所示，時(shí)脈控制產(chǎn)生器7包含一第二控制器71以及一與非門72，用以輸出一控制時(shí)脈信號(hào)cck1至第一控制器6。其中，第二控制器71，接收回復(fù)時(shí)脈rck，計(jì)數(shù)回復(fù)時(shí)脈rck歷經(jīng)n個(gè)周期后，使所輸出的第一控制信號(hào)n1變?yōu)榱悖鐖D18的時(shí)序圖所示。與非門72與第二控制器71電性連接，且與非門72接收第一控制信號(hào)n1及回復(fù)時(shí)脈rck，加以進(jìn)行與非(nand)運(yùn)算，以輸出一控制時(shí)脈信號(hào)cck1至第一控制器6。因此，第一控制器6利用蝴蝶結(jié)四相移鍵控信號(hào)bqpsk中前面一段n比特的訓(xùn)練數(shù)據(jù)(trainingsequence)來(lái)鎖定延遲電路1，其中，n為自然數(shù)。如果第一控制器6的調(diào)整范圍是五比特，若是以逐漸逼近收尋法(successiveapproximation)，最多五個(gè)周期就能達(dá)到鎖定，鎖定后將延遲鎖定回路關(guān)閉。于一實(shí)施例中，控制時(shí)脈產(chǎn)生器7的第二控制器71當(dāng)n個(gè)周期后就會(huì)將延遲電路回到開(kāi)回路，借此達(dá)到對(duì)抗制程變異的效果。請(qǐng)一并參照?qǐng)D16及圖18，第一控制器6僅在一開(kāi)始的幾個(gè)周期追鎖，之后就不動(dòng)作。其他電路操作原理已如前述，此即不再贅述。

須說(shuō)明的是，于圖16所示的實(shí)施例中，其中，延遲鎖定回路的控制器是采用前景式校正，借由蝴蝶結(jié)四相移鍵控信號(hào)bqpsk中前面一小段訓(xùn)練數(shù)據(jù)以鎖定延遲電路為具有正確的延遲時(shí)間。但本發(fā)明的另一實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器，其延遲鎖定回路的控制器亦可采用背景式校正，即數(shù)據(jù)開(kāi)始傳輸后，延遲鎖定回路仍會(huì)持續(xù)鎖定延遲電路為具有正確的延遲時(shí)間，進(jìn)一步說(shuō)明其操作原理及技術(shù)效果如下。

于一實(shí)施例中，請(qǐng)一并參照?qǐng)D19至圖22，一蝴蝶結(jié)四相移鍵控解調(diào)變器包含一延遲電路1、一決策電路2、一相位旋轉(zhuǎn)電路3、一致能窗口電路8、一非同步相位檢測(cè)器9以及一第三控制器10。其中，延遲電路1、決策電路2以及相位旋轉(zhuǎn)電路3各元件間的連接關(guān)系及其操作原理，已如前述，在此不再贅述。致能窗口電路8與決策電路2及相位旋轉(zhuǎn)電路3電性連接，且致能窗口電路8依據(jù)轉(zhuǎn)態(tài)信號(hào)pt的邏輯狀態(tài)輸出一致能窗口信號(hào)ew。非同步相位檢測(cè)器9與致能窗口電路8及延遲電路1電性連接，且非同步相位檢測(cè)器9依據(jù)致能窗口信號(hào)ew的邏輯狀態(tài)輸出一第二比較信號(hào)pd2以及一非同步控制時(shí)脈信號(hào)cck2。第三控制器10與非同步相位檢測(cè)器9及延遲電路1電性連接，且第三控制器10依據(jù)第二比較信號(hào)pd2，控制第一延遲時(shí)間td1及第二延遲時(shí)間td2。在數(shù)據(jù)開(kāi)始傳送后，仍以背景式執(zhí)行鎖定，借此達(dá)到對(duì)抗制程、電壓和溫度變異，以及提高電路可靠度的技術(shù)效果。

可以理解的是，因?yàn)楹Y(jié)四相移鍵控信號(hào)bqpsk在不同數(shù)據(jù)之間轉(zhuǎn)換時(shí)(例如10→11，11→01等)會(huì)產(chǎn)生90度的相位翻轉(zhuǎn)，使傳統(tǒng)的相位檢測(cè)器錯(cuò)誤追鎖。因此，圖19所示實(shí)施例的蝴蝶結(jié)四相移鍵控解調(diào)變器更可通過(guò)致能窗口電路8及非同步相位檢測(cè)器9來(lái)控制鎖定過(guò)程，每當(dāng)蝴蝶結(jié)四相移鍵控信號(hào)bqpsk的相位改變時(shí)則不讓第三控制器10改變控制碼，借此防止錯(cuò)誤鎖定。亦即，每當(dāng)數(shù)據(jù)轉(zhuǎn)換時(shí)，致能窗口電路8即產(chǎn)生一致能窗口信號(hào)ew。當(dāng)致能窗口信號(hào)為邏輯1，則非同步相位檢測(cè)器9即被重置(reset)，且非同步相位檢測(cè)器9將不產(chǎn)生非同步控制時(shí)脈信號(hào)cck2，因此第三控制器10不會(huì)改變狀態(tài)，借此防止錯(cuò)誤鎖定；當(dāng)沒(méi)有數(shù)據(jù)轉(zhuǎn)換時(shí)，非同步相位檢測(cè)器9持續(xù)追蹤蝴蝶結(jié)四相移鍵控信號(hào)bqpsk和第二延遲反相信號(hào)的下降緣是否對(duì)齊，以背景式執(zhí)行鎖定。

總體而言，本發(fā)明至少具有以下優(yōu)點(diǎn)：

1.絕對(duì)穩(wěn)定。延遲電路是開(kāi)回路，沒(méi)有穩(wěn)定度的問(wèn)題。

2.高數(shù)據(jù)率。由于上述電路架構(gòu)絕對(duì)穩(wěn)定，其數(shù)據(jù)率最高可達(dá)蝴蝶結(jié)四相移鍵控信號(hào)的最快傳送速度。

3.低功耗。相較于傳統(tǒng)的四相移鍵控解調(diào)變器，本發(fā)明不需使用耗電的模擬數(shù)字轉(zhuǎn)換器和正交振蕩器。

4.電路架構(gòu)簡(jiǎn)易。簡(jiǎn)易的電路架構(gòu)于數(shù)字或模擬電路皆可實(shí)施。

5.低供應(yīng)電壓。在無(wú)線功率傳輸系統(tǒng)，接收端電路所需的供應(yīng)電壓電位越低，越容易增加傳輸距離，以提升應(yīng)用范圍。若以數(shù)字電路實(shí)現(xiàn)，可降低供應(yīng)電壓，更能同時(shí)大幅減低動(dòng)態(tài)功率消耗和靜態(tài)功率消耗。

6.小面積。電路布局可不需要低頻濾波器，減少被動(dòng)元件使用。

7.回復(fù)時(shí)脈工作周期可為50％。蝴蝶結(jié)四相移鍵控解調(diào)變器所輸出的載波時(shí)脈可以供其他電路使用，對(duì)于雙邊緣觸發(fā)的數(shù)字電路、dram等電路，50％的工作周期是很重要的。

8.對(duì)抗制程、電壓及溫度變異(pvt)的能力。延遲電路可以利用延遲鎖定回路控制，當(dāng)鎖定時(shí)，能對(duì)抗pvt變異，提升電路可靠度。

綜合上述，本發(fā)明的蝴蝶結(jié)四相移鍵控解調(diào)變器，其是利用一延遲電路以延遲一蝴蝶結(jié)四相移鍵控信號(hào)，將其與未延遲的蝴蝶結(jié)四相移鍵控信號(hào)混合，以輸出一組iq數(shù)據(jù)信號(hào)，同時(shí)利用一相位旋轉(zhuǎn)電路，借由該組iq數(shù)據(jù)信號(hào)以解出一回復(fù)時(shí)脈。延遲電路是開(kāi)回路，因此無(wú)需額外復(fù)雜的電路解決穩(wěn)定度。由于上述電路架構(gòu)絕對(duì)穩(wěn)定，其數(shù)據(jù)率最高可達(dá)蝴蝶結(jié)四相移鍵控信號(hào)的最快傳送速度，可大幅減少功率消耗，且于數(shù)字或模擬電路皆可實(shí)施。此外，搭配延遲鎖定回路借由前景式或背景式執(zhí)行鎖定，可以達(dá)到對(duì)抗制程、電壓和溫度變異，以及提高電路可靠度的技術(shù)效果。

以上所述的實(shí)施例僅是為說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項(xiàng)技藝的人士能夠了解本發(fā)明之內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以的限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。