技術(shù)總結(jié)
本發(fā)明涉及一種LVDS信號(hào)的采集電路，包括高速數(shù)字隔離器、FPGA芯片、SRAM存儲(chǔ)器、CPU處理器；高速數(shù)字隔離器與FPGA芯片相連接，F(xiàn)PGA芯片與SRAM存儲(chǔ)器相連且FPGA芯片與CPU處理器連接。本發(fā)明采用數(shù)字隔離器可將LVDS信號(hào)經(jīng)過隔離后接入FPGA，實(shí)現(xiàn)了對(duì)可編程器件的靜電保護(hù)，采用SRAM存儲(chǔ)器緩存數(shù)據(jù)，可有效緩解CPU處理器運(yùn)行壓力，避免在任務(wù)量繁重的控制系統(tǒng)中由于CPU緩存有限造成采集丟失的現(xiàn)象，本發(fā)明結(jié)構(gòu)簡單，效率高，可靠性高，采集數(shù)據(jù)可解析并緩存，便于實(shí)際應(yīng)用。

技術(shù)研發(fā)人員：劉海玲
受保護(hù)的技術(shù)使用者：天津市英貝特航天科技有限公司
文檔號(hào)碼：201610677983
技術(shù)研發(fā)日：2016.08.17
技術(shù)公布日：2017.01.11