本發(fā)明實(shí)施例涉及傳感器的技術(shù)領(lǐng)域，尤其涉及一種模擬信號(hào)的電路。

背景技術(shù)：

傳統(tǒng)傳感器信號(hào)接收電路的響應(yīng)速度僅僅取決于傳感器的自身反應(yīng)速度和電路RC分布參數(shù)，響應(yīng)速度容易達(dá)到瓶頸。若需要檢測(cè)一些高速運(yùn)動(dòng)中的物體，則需要提高傳感器信號(hào)接收電路的響應(yīng)速度，以便能滿足檢測(cè)系統(tǒng)的需要。另外，設(shè)備上常常有幾十甚至幾百個(gè)傳感器，也需要有一種特殊的分時(shí)復(fù)用電路來處理數(shù)量龐大的傳感器，且傳感器信號(hào)接收電路屬于設(shè)備上的關(guān)鍵“神經(jīng)元”，其穩(wěn)定性和抗干擾性對(duì)設(shè)備工作極其重要。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例的目的在于提出一種模擬信號(hào)的電路，旨在解決如何提供一種能快速處理數(shù)量較多傳感器并且具有穩(wěn)定性和高抗干擾性的傳感器信號(hào)接收電路。

為達(dá)此目的，本發(fā)明實(shí)施例采用以下技術(shù)方案：

一種模擬信號(hào)的電路，所述電路包括：

用于傳感器復(fù)用選擇的高速模擬邏輯器件U1、用于上拉電阻的復(fù)用選擇的高速模擬邏輯器件U2和用于隔離的運(yùn)算放大器U3和U4；

所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；

所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3；

所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4。

優(yōu)選地，所述高速模擬邏輯器件U1和U2的型號(hào)為CD74HC4051。

優(yōu)選地，所述電路還包括外部傳感器sensor1至Sensor8；所述外部傳感器sensor1至Sensor8分別連接到所述高速模擬邏輯器件U1的A0至A7管腳。

優(yōu)選地，所述高速模擬邏輯器件U2的A0至A7端口分別連接電阻R1至R8端口。

優(yōu)選地，所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2，包括：

所述U1的A端口連接場(chǎng)效應(yīng)管TR1的源極，所述U2的A端口連接所述場(chǎng)效應(yīng)管TR1的漏極；

所述U1的S0端口連接所述U2的S0端口，所述U1的S1端口連接所述U2的S1端口，所述U1的S2端口連接所述U2的S2端口。

優(yōu)選地，所述場(chǎng)效應(yīng)管TR1為N溝道場(chǎng)效應(yīng)管。

優(yōu)選地，所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3，包括：

通過所述場(chǎng)效應(yīng)管TR1加速后的傳感器信號(hào)通過漏極連接到所述運(yùn)算放大器U3的同相輸入端進(jìn)行電壓跟隨后。

優(yōu)選地，所述通過所述場(chǎng)效應(yīng)管TR1加速后的傳感器信號(hào)通過漏極連接到所述運(yùn)算放大器U3的同相輸入端進(jìn)行電壓跟隨后，包括：

所述場(chǎng)效應(yīng)管TR1的漏極D連接所述運(yùn)算放大器U3的同相輸入端。

優(yōu)選地，所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4，包括：

通過電平轉(zhuǎn)換網(wǎng)絡(luò)，電壓跟隨后轉(zhuǎn)換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進(jìn)行AD采樣。

優(yōu)選地，所述通過電平轉(zhuǎn)換網(wǎng)絡(luò)，電壓跟隨后轉(zhuǎn)換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進(jìn)行AD采樣，包括：

所述運(yùn)算放大器U3的負(fù)相輸入端連接電阻R9的一端，所述電阻R9的另一端連接電阻R10的一端和所述運(yùn)算放大器U4的同相輸入端，所述電阻R10的另一端接地；

所述運(yùn)算放大器U4的負(fù)相輸入端連接電容C1的一端和MCU的A/D輸入管腳；

所述電容C1的另一端接地。

本發(fā)明實(shí)施例提供一種擬信號(hào)的電路，用于傳感器復(fù)用選擇的高速模擬邏輯器件U1、用于上拉電阻的復(fù)用選擇的高速模擬邏輯器件U2和用于隔離的運(yùn)算放大器U3和U4；所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3；所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4。本發(fā)明設(shè)計(jì)的傳感器信號(hào)處理電路具有快速響應(yīng)，穩(wěn)定性和抗干擾性高的特點(diǎn)，而且通用性較好，可以進(jìn)行模塊化。

附圖說明

圖1是本發(fā)明實(shí)施例提供的一種模擬信號(hào)的電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明實(shí)施例作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖牵颂幩枋龅木唧w實(shí)施例僅僅用于解釋本發(fā)明實(shí)施例，而非對(duì)本發(fā)明實(shí)施例的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明實(shí)施例相關(guān)的部分而非全部結(jié)構(gòu)。

參考圖1，圖1是本發(fā)明實(shí)施例提供的一種模擬信號(hào)的電路的結(jié)構(gòu)示意圖。

一種模擬信號(hào)的電路，所述電路包括：

用于傳感器復(fù)用選擇的高速模擬邏輯器件U1、用于上拉電阻的復(fù)用選擇的高速模擬邏輯器件U2和用于隔離的運(yùn)算放大器U3和U4；

所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；

所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3；

所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4。

優(yōu)選地，所述高速模擬邏輯器件U1和U2的型號(hào)為CD74HC4051。

優(yōu)選地，所述電路還包括外部傳感器sensor1至Sensor8；所述外部傳感器sensor1至Sensor8分別連接到所述高速模擬邏輯器件U1的A0至A7管腳。

具體的，采用U1和U2作為高速模擬邏輯器件MUX/DEMUX(如CD74HC4051)(速度)，其中U1用于傳感器的復(fù)用選擇，sensor1～Sensor8為外部接入的傳感器，通過外部連接器分別接入U(xiǎn)1的A0～A7管腳，U2用于上拉電阻的復(fù)用選擇，R1～R8為上拉電阻，其中R1～R8與外部接入的傳感器Sensor1～Sensor8一一對(duì)應(yīng)的，即對(duì)于不同位置上的傳感器，其對(duì)應(yīng)的上拉電阻值是不一樣的，上拉電阻的配置要根據(jù)采樣電壓值的范圍來決定。3路選通信號(hào)由MCU提供，同時(shí)對(duì)U1和U2進(jìn)行輸入端的選通。

優(yōu)選地，所述高速模擬邏輯器件U2的A0至A7端口分別連接電阻R1至R8端口。

優(yōu)選地，所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2，包括：

所述U1的A端口連接場(chǎng)效應(yīng)管TR1的源極，所述U2的A端口連接所述場(chǎng)效應(yīng)管TR1的漏極；

所述U1的S0端口連接所述U2的S0端口，所述U1的S1端口連接所述U2的S1端口，所述U1的S2端口連接所述U2的S2端口。

優(yōu)選地，所述場(chǎng)效應(yīng)管TR1為N溝道場(chǎng)效應(yīng)管。

具體的，TR1為N溝道FET管(如2SK209)，(快速相應(yīng))其中S端連接U1的復(fù)用輸出管腳A，D端連接U2的復(fù)用輸出管腳A，選通信號(hào)選擇某一路傳感器和對(duì)應(yīng)上拉電阻輸出后，F(xiàn)ET管D端的電壓信號(hào)(即傳感器信號(hào))通過TR1進(jìn)行加速后，使得傳感器信號(hào)的變化能在us級(jí)內(nèi)完成，能及時(shí)感應(yīng)物體的通過。FET管選型除了要考慮Vgs截止電壓和傳感器之間的匹配外，還要考慮傳感器信號(hào)的上升沿，需要進(jìn)行權(quán)衡考慮。

優(yōu)選地，所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3，包括：

通過所述場(chǎng)效應(yīng)管TR1加速后的傳感器信號(hào)通過漏極連接到所述運(yùn)算放大器U3的同相輸入端進(jìn)行電壓跟隨后。

優(yōu)選地，所述通過所述場(chǎng)效應(yīng)管TR1加速后的傳感器信號(hào)通過漏極連接到所述運(yùn)算放大器U3的同相輸入端進(jìn)行電壓跟隨后，包括：

所述場(chǎng)效應(yīng)管TR1的漏極D連接所述運(yùn)算放大器U3的同相輸入端。

優(yōu)選地，所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4，包括：

通過電平轉(zhuǎn)換網(wǎng)絡(luò)，電壓跟隨后轉(zhuǎn)換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進(jìn)行AD采樣。

優(yōu)選地，所述通過電平轉(zhuǎn)換網(wǎng)絡(luò)，電壓跟隨后轉(zhuǎn)換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進(jìn)行AD采樣，包括：

所述運(yùn)算放大器U3的負(fù)相輸入端連接電阻R9的一端，所述電阻R9的另一端連接電阻R10的一端和所述運(yùn)算放大器U4的同相輸入端，所述電阻R10的另一端接地；

所述運(yùn)算放大器U4的負(fù)相輸入端連接電容C1的一端和MCU的A/D輸入管腳；

所述電容C1的另一端接地。

具體的，U3和U4均為運(yùn)放放大器(如LMV934)(隔離)，將U3和U4連接成電壓跟隨器，主要用于前后級(jí)的隔離；通過TR1加速后的傳感器信號(hào)通過D端連接到U3同相輸入端進(jìn)行電壓跟隨后，再通過電平轉(zhuǎn)換網(wǎng)絡(luò)，轉(zhuǎn)換成合適的電壓幅值后輸入到MCU的A/D輸入管腳進(jìn)行AD采樣。

C1電容用于信號(hào)退耦(抗干擾性)，靠近MCU的A/D輸入管腳，主要用于噪聲濾波。整個(gè)電路電源用同一電源VCC(如5V)，除電平轉(zhuǎn)換網(wǎng)絡(luò)外，電平轉(zhuǎn)換網(wǎng)絡(luò)上的運(yùn)放芯片電源需要采用MCU的AD模擬電源電壓。

本發(fā)明實(shí)施例提供一種擬信號(hào)的電路，用于傳感器復(fù)用選擇的高速模擬邏輯器件U1、用于上拉電阻的復(fù)用選擇的高速模擬邏輯器件U2和用于隔離的運(yùn)算放大器U3和U4；所述高速模擬邏輯器件U1連接所述高速模擬邏輯器件U2；所述高速模擬邏輯器件U2連接所述運(yùn)算放大器U3；所述運(yùn)算放大器U3連接所述運(yùn)算放大器U4。本發(fā)明設(shè)計(jì)的傳感器信號(hào)處理電路具有快速響應(yīng)，穩(wěn)定性和抗干擾性高的特點(diǎn)，而且通用性較好，可以進(jìn)行模塊化。

以上結(jié)合具體實(shí)施例描述了本發(fā)明實(shí)施例的技術(shù)原理。這些描述只是為了解釋本發(fā)明實(shí)施例的原理，而不能以任何方式解釋為對(duì)本發(fā)明實(shí)施例保護(hù)范圍的限制?；诖颂幍慕忉?，本領(lǐng)域的技術(shù)人員不需要付出創(chuàng)造性的勞動(dòng)即可聯(lián)想到本發(fā)明實(shí)施例的其它具體實(shí)施方式，這些方式都將落入本發(fā)明實(shí)施例的保護(hù)范圍之內(nèi)。