本發(fā)明涉及射頻微波電路技術領域，具體涉及基于變壓器的差分耦合電路及介質集成懸置線差分耦合器。

背景技術：

隨著現(xiàn)代無線通信技術的快速發(fā)展，射頻集成電路向著高集成度、小體積等方向發(fā)展，對電磁抗干擾能力也提出了更高的要求。差分電路，也叫平衡式電路，它與單端電路相比，具有較好的共模抑制功能，具有較高的環(huán)境噪聲抑制能力。耦合器作為一種功率合成或分配網(wǎng)絡，并提供一定的端口間輸出相位差，在射頻微波電路與系統(tǒng)中廣泛應用，可用于混頻器、放大器、天線饋電網(wǎng)絡等?，F(xiàn)有的差分耦合器在一個單端耦合器的四個端口分別連接一個巴倫，再與其他差分電路進行相連，這樣做的缺點是差分耦合器工作于差模信號時，共模信號抑制及交叉模信號轉換的抑制功能較差，同時，現(xiàn)有的差分耦合器都是基于四分之一波長傳輸線的結構，電路體積大。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是提供基于變壓器的差分耦合電路及介質集成懸置線差分耦合器，解決當前的差分耦合器體積大，工作于差模信號時，共模信號抑制及交叉模信號轉換的抑制功能差的問題。

本發(fā)明通過下述技術方案實現(xiàn)：

基于變壓器的差分耦合電路，包括第一、第二、第三、第四差分電路，每個差分電路具體包括兩個電感線圈、兩個并聯(lián)電容和兩個跨接電容，其中，兩個電感線圈構成變壓器結構，兩個并聯(lián)電容分別與兩個電感線圈并聯(lián)，兩個跨接電容與兩個電感線圈互相間隔形成串聯(lián)回路，第一、第二、第三、第四差分電路的第一電感線圈依次互相串聯(lián)形成回路，從第一差分電路的第一電感線圈開始，相鄰電感線圈的公共端依次定義為第二、第三、第四、第一單端口，第一、第二、第三、第四差分電路的第二電感線圈互相串聯(lián)形成回路，從第一差分電路的第二電感線圈開始，相鄰電感線圈的公共端依次定義為第六、第七、第八、第五單端口，第一單端口與第五單端口定義為第一差分端口，第二單端口與第六單端口定義為第二差分端口，第三單端口與第七單端口定義為第三差分端口，第四單端口與第八單端口定義為第四差分端口。

特別地，所述第一與第三差分電路電感取值均為La，第二與第四差分電路電感取值均為Lb，第一與第三差分電路跨接電容取值均為Cd，并聯(lián)電容取值均為Cb，第二與第四差分電路跨接電容取值均為Ca，并聯(lián)電容取值均為Cc,其中，La、Lb、Ca、Cb、Cc、Cd的

具體數(shù)值滿足以下公式，

其中，第一差分電路的電感線圈構成的變壓器的耦合系數(shù)及第三差分電路的電感線圈構成的變壓器的耦合系數(shù)均為k1，第二差分電路的電感線圈構成的變壓器的耦合系數(shù)及第四差分電路的電感線圈構成的變壓器的耦合系數(shù)均為k2，ω0為工作的中心角頻率，b＝±jc，Cb、Cc的和為定值的前提下，Cb和Cc各自的取值是任意的。

一種介質集成懸置線差分耦合器，包括上述基于變壓器的差分耦合電路。

特別地，所述的介質集成懸置線差分耦合器，還包括介質集成懸置線平臺，所述介質集成懸置線平臺包括五層自上而下疊壓的雙面印制電路板，第三層電路板上、下表面設有基于變壓器的差分耦合電路，第二層電路板和第四層電路板分別鏤空，從而保證第三層電路板與第一層電路板和第五層電路板之間均形成空氣腔體結構。

特別地，所述電感線圈構成的變壓器均采用兩圈互繞的螺旋電感，螺旋電感采用雙層互聯(lián)走線。

特別地，所述電容采用平行板電容。

特別地，所述第一層至第五層電路板的中間介質的材質依次為Fr4,Fr4，Rogers5880,Fr4,Fr4。

特別地，所述第三層電路板上、下表面電路布線用金屬通孔進行連接

本發(fā)明與現(xiàn)有技術相比，具有如下的優(yōu)點和有益效果：

本發(fā)明所述基于變壓器的差分耦合電路及介質集成懸置線差分耦合器，設有八個單端端口，形成四個差分端口，每兩個差分端口之間均設置一個差分電路，每個差分電路包括二個線圈和四個電容，兩個線圈之間并聯(lián)兩個電容，每一個線圈兩端并聯(lián)一個電容，從而保證差分耦合器能夠在一定的頻段內實現(xiàn)差模工作、共模抑制和交叉模轉換抑制。同時，該差分耦合器還具有體積小、重量輕、功耗低、自封裝、一體化集成、電磁屏蔽、成本低的特點，進一步提高了所述差分耦合器的性價比。

附圖說明

此處所說明的附圖用來提供對本發(fā)明實施例的進一步理解，構成本申請的一部分，并不構成對本發(fā)明實施例的限定。在附圖中：

圖1為本發(fā)明實施例1提供的基于變壓器的差分耦合電路原理圖。

圖2為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的截面視圖。

圖3為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的三維立體圖。

圖4為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的俯視圖。

圖5為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模散射參數(shù)曲線圖。

圖6為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的共模散射參數(shù)曲線圖。

圖7為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的交叉模散射參數(shù)曲線圖。

圖8為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模幅度不平衡度曲線圖。

圖9為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模相位不平衡度曲線圖。

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下面結合實施例和附圖，對本發(fā)明作進一步的詳細說明，本發(fā)明的示意性實施方式及其說明僅用于解釋本發(fā)明，并不作為對本發(fā)明的限定。

實施例1

本實施例公開了一種基于變壓器的差分耦合電路，如圖1所示，圖1為本發(fā)明實施例1提供的基于變壓器的差分耦合電路原理圖。

本實施例中，所述基于變壓器的差分耦合電路包括四個差分端口，第一差分端口包括第一單端口port1和第五單端口port5，第二差分端口包括第二單端口port2和第六單端口port6，第三差分端口包括第三單端口port3和第七單端口port7，第四差分端口包括第五單端口port5和第八單端口port8；其中，第一差分端口與第二差分端口之間設有第一差分電路，第一差分電路具體包括第一電感線圈L1、第二電感線圈L2、第一并聯(lián)電容C1、第二并聯(lián)電容C2、第一跨接電容C3和第二跨接電容C4，第一電感線圈L1和第二電感線圈L2構成變壓器結構，變壓器耦合系數(shù)為K1，第一電感線圈L1設置于第一單端口port1和第二單端口port2之間，第二電感線圈L2設置于第五單端口port5和第六單端口port6之間，第一并聯(lián)電容C1與第一電感線圈L1并聯(lián)，第二并聯(lián)電容C2與第二電感線圈L2并聯(lián)，第一電感線圈L1、第一跨接電容C3、第二電感線圈L2、第二跨接電容C4依次串聯(lián)形成回路；第二差分端口與第三差分端口之間設有第二差分電路，第二差分電路具體包括第三電感線圈L3、第四電感線圈L4、第三并聯(lián)電容C5、第四并聯(lián)電容C6、第三跨接電容C7、第四跨接電容C8，第三電感線圈L3和第四電感線圈L4構成變壓器結構，變壓器耦合系數(shù)為K2，第三電感線圈L3設置于第六單端口port6和第七單端口port7之間，第四電感線圈L4設置于第二單端口port2和第三單端口port3之間，第三并聯(lián)電容C5與第三電感線圈L3并聯(lián)，第四并聯(lián)電容C6與第四電感線圈L4并聯(lián)，第三電感線圈L3、第三跨接電容C7、第四電感線圈L4、第四跨接電容C8依次串聯(lián)形成回路；第三差分端口與第四差分端口之間設有第三差分電路，第三差分電路具體包括第五電感線圈L5、第六電感線圈L6、第五并聯(lián)電容C9、第六并聯(lián)電容C10、第五跨接電容C11、第六跨接電容C12，第五電感線圈L5和第六電感線圈L6構成變壓器結構，變壓器耦合系數(shù)為K1，第五電感線圈L5設置于第三單端口port3和第四單端口port4之間，第六電感線圈L6設置于第七單端口port7和第八單端口port8之間，第五并聯(lián)電容C9與第五電感線圈L5并聯(lián)，第六并聯(lián)電容C10與第六電感線圈L6并聯(lián)，第五電感線圈L5、第五跨接電容C11、第六電感線圈L6、第六跨接電容C12依次串聯(lián)形成回路；第四差分端口與第一差分端口之間設有第四差分電路，第四差分電路具體包括第七電感線圈L7、第八電感線圈L8、第七并聯(lián)電容C13、第八并聯(lián)電容C14、第七跨接電容C15、第八跨接電容C16，第七電感線圈L7和第八電感線圈L8構成變壓器結構，變壓器耦合系數(shù)為K2，第七電感線圈L7設置于第八單端口和第五單端口之間，第八電感線圈L8設置于第四單端口和第一單端口之間，第七并聯(lián)電容C13與第七電感線圈L7并聯(lián)，第八并聯(lián)電容C14與第八電感線圈L8并聯(lián)，第七電感線圈L7、第七跨接電容C15、第八電感線圈L8、第八跨接電容C16依次串聯(lián)形成回路。

所述第一電感線圈L1、第二電感線圈L2、第五電感線圈L5、第六電感線圈L6的電感取值均為La，所述第三電感線圈、第四電感線圈、第五電感線圈、第六電感線圈的電感取值均為Lb；所述第一并聯(lián)電容C1、第二并聯(lián)電容C2、第五并聯(lián)電容C9、第六并聯(lián)電容C10的電容取值均為Cd，所述第一跨接電容C3和第二跨接電容C4、第五跨接電容C11、第六跨接電容C12的電容取值均為Cb，所述第三并聯(lián)電容C5、第四并聯(lián)電容C6、第七并聯(lián)電容C13、第八并聯(lián)電容C14的電容取值均為Ca，所述第三跨接電容C7、第四跨接電容C8、第七跨接電容C15、第八跨接電容C16的電容取值均為Cc，所述La、Lb、Ca、Cb、Cc、Cd取值依據(jù)如下：

由于具備對稱性，一個八端口單端網(wǎng)絡的散射矩陣可以表示為：

它的混合模散射矩陣Smixed為:

其中，

和表示分別表示差模和共模散射矩陣，和表示交叉模轉換矩陣。

一個差分耦合器是一個八端口網(wǎng)絡，其最佳工作效果為：工作于差模信號，同時具有共模信號抑制以及交叉模轉換(差分信號與共模信號之間的轉換)的抑制功能?；谏鲜鎏匦裕瑸槭拱硕丝诓罘竹詈想娐愤_到最佳工作效果，需滿足下列公式：

b/2-f+q/2＝±j·(c/2-g+r/2)，

故獲得一個最佳工作效果的八端口差分耦合器應該具有如下的散射矩陣形式：

其中b＝±j·c，j為虛數(shù)單位。

對于如附圖1所示的基于變壓器的差分耦合電路，其最佳工作效果為：對于差模信號，差分端口1輸入差模信號，沒有差模信號反射，差分端口2和3具有等幅正交的差模信號輸出，差分端口4隔離。對于共模信號，差分端口1輸入共模信號，共模信號完全反射，沒有能量從差分端口2、3、4輸出。對于交叉模信號轉換，沒有差模信號轉換為共模信號，也沒有共模信號轉換為差模信號。若要實現(xiàn)上述最佳工作效果，本實施例所述基于變壓器的差分耦合電路的散射矩陣同樣需要滿足上述最佳工作效果的八端口差分耦合器應該具有的散射矩陣公式，故可獲得實施例所述基于變壓器的差分耦合電路中各個電容、電感具體數(shù)值計算公式：

其中，第一差分電路的電感線圈構成的變壓器的耦合系數(shù)及第三差分電路的電感線圈構成的變壓器的耦合系數(shù)均為k1，第二差分電路的電感線圈構成的變壓器的耦合系數(shù)及第四差分電路的電感線圈構成的變壓器的耦合系數(shù)均為k2，ω0為工作的中心角頻率，b＝±jc，Cb、Cc的和為定值的前提下，Cb和Cc各自的取值是任意的。

實施例二

本實施例公開了一種包括實施例1所述的基于變壓器的差分耦合電路的介質集成懸置線差分耦合器，所述基于變壓器的差分耦合電路設置于懸置線電路板上。

如圖2、圖3所示，圖2為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的截面視圖，圖3為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的三維立體圖。

本實施例中，所述介質集成懸置線差分耦合器包括實施例1所述基于變壓器的差分耦合電路和介質集成懸置線平臺，所述介質集成懸置線平臺包括五層自上而下疊壓的雙面印制電路板，即包括G1至G10十層金屬層，每層電路板的兩面金屬層之間填充中間介質，第一層至第五層電路板的中間介質材質依次為Fr4,Fr4，Rogers5880,Fr4,Fr4，厚度依次為0.6mm,2mm,0.254mm,2mm,0.6mm。第二層電路板和第四層電路板中間鏤空，從而保證第三層電路板分別與第一層電路板和第五層電路板之間形成空氣腔體結構。金屬層G2和G9作為懸置線電路的信號地。第三層電路板上、下表面金屬層G5、G6上設置實施例1所述基于變壓器的差分耦合電路。如圖4所示，圖4為本發(fā)明實施例2提供的介質集成懸置線差分耦合器的俯視圖。所述基于變壓器的差分耦合電路采用雙層布線，金屬板G5和G6之間通過金屬通孔進行連接，從而達到減小損耗的目標。其中，所述基于變壓器的差分耦合電路均采用兩圈互繞的螺旋電感作為電感線圈構成的變壓器，一圈設置于金屬板G5上，另一圈設置于金屬板G6；所述基于變壓器的差分耦合電路中的電容均采用平行板電容實現(xiàn)。

本實施例中，分別選取中心頻率為f＝0.5GHz,ω0＝2πf,k1＝0.56,k2＝0.5,則根據(jù)實施例1中公式計算獲得基于變壓器的差分耦合電路中電容和電感具體數(shù)值為：La＝18.36nH,Lb＝21.22nH,Ca＝3.18pF,Cd＝3.54pF,Cb+Cc＝7.68pF，通過電磁仿真軟件可以得到版圖具體尺寸為：l₁＝14.8mm,l₂＝l₃＝8.4mm,l₄＝10.15mm,w₁＝1.45mm,w₂＝2mm,w₃＝0.65mm,w₄＝2.5mm,wL₁＝wL₂＝0.4mm,sL₁＝0.15mm,sL₂＝0.3mm,t₁＝3.07mm,t₂＝3.37mm,tw₀₁＝0.78mm,tw₀₂＝0.6mm,tw₁＝5.8mm,tw₂＝2mm,tl₁＝6mm,tl₂＝1.8mm,sl₁＝4mm,sw₁＝5.85mm。所實現(xiàn)的電路尺寸為0.08λ₀×0.08λ₀，其中λ0是中心頻率處的波長。該電路尺寸遠小于已有文獻中的電路尺寸，解決了當前的差分耦合器體積大的問題，同時，基于介質集成懸置線的平臺，該電路該差分耦合器還具有重量輕、功耗低、自封裝、一體化集成、電磁屏蔽、成本低的優(yōu)點。

對本實施例所述介質集成懸置線差分耦合器進行測試，測試結果如圖5、圖6、圖7、圖8、圖9所示，圖5為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模散射參數(shù)曲線圖。圖6為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的共模散射參數(shù)曲線圖。圖7為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的交叉模散射參數(shù)曲線圖。

由圖5、圖6、圖7可知，本實施例所述基于變壓器的電路分析、電磁仿真和測試結果三者吻合較好。SddAA、SddAB、SddAC、SddAD分別表示差模的散射參數(shù)。SccAA、SccAB、SccAC、SccAD分別表示共模的散射參數(shù)。ScdAA、ScdAB、ScdAC、ScdAD分別表示差模與共模信號之間的轉換，即交叉模散射參數(shù)。在22.68％的帶寬范圍內，測試的差模回撥損耗和隔離度都優(yōu)于13dB,在40％的帶寬范圍內，測試的交叉模抑制大于30dB,測試的共模抑制大于10dB,共模抑制最大值為30dB。

圖8為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模幅度不平衡度曲線圖。圖9為本發(fā)明實施例2提供的介質集成懸置線差分耦合器仿真測試獲得的差模相位不平衡度曲線圖。由圖8、圖9可知，本實施例所述基于變壓器的差分耦合器從0.438GHz到0.478GHz,測試的幅度不平衡度為±0.5dB。從0.472GHz到0.54GHz,測試的相位不平衡度為90±3度。

由上述測試結果可知，本實施例所述介質集成懸置線差分耦合器能夠在一定的頻段內實現(xiàn)差模工作、共模抑制和交叉模轉換抑制，解決已有文獻中的差分耦合器差模工作帶寬窄，差模相位平衡度不好，交叉模抑制特性差的問題。

本發(fā)明的技術方案，設有八個單端端口，形成四個差分端口，每兩個差分端口之間均設置一個差分電路，每個差分電路包括兩個電感線圈和四個電容，兩個線圈之間并聯(lián)兩個電容，每一個線圈兩端并聯(lián)一個電容，從而保證差分耦合器能夠在一定的頻段內實現(xiàn)差模工作、共模抑制和交叉模轉換抑制。同時，該差分耦合器還具有體積小、重量輕、功耗低、自封裝、一體化集成、電磁屏蔽、成本低的優(yōu)點。

以上所述的具體實施方式，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的一種具體實施方式而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。