一種兩個芯片之間進行數(shù)據(jù)交換的方法
【專利摘要】本發(fā)明涉及一種兩個芯片進行數(shù)據(jù)交換的方法，所述兩個芯片包括第一芯片和第二芯片；所述第一芯片包括依次級聯(lián)的第一應用層、第一協(xié)議層、第一物理層；所述第二芯片包括依次級聯(lián)的第二應用層、第二協(xié)議層、第二物理層；所述的第一物理層經(jīng)數(shù)據(jù)總線連接至所述第二物理層；所述第一協(xié)議層負責與所述第一應用層之間進行通信，以及控制所述第一物理層；所述第二協(xié)議層負責與所述第二應用層之間進行通信，以及控制所述第二物理層；所述第一應用層、第二應用層讀寫端口可擴展，并且讀端口的數(shù)目與寫端口的數(shù)目可以不相同。本發(fā)明實施例的方案實現(xiàn)了：芯片之間數(shù)據(jù)傳輸方向的隨機調(diào)整、以及不同時刻、不同方向上最大傳輸速率的調(diào)整。
【專利說明】一種兩個芯片之間進行數(shù)據(jù)交換的方法

【技術(shù)領域】
[0001]本發(fā)明涉及一種芯片間的數(shù)據(jù)交換方法，特別涉及一種管腳復用的多模塊數(shù)據(jù)交換的方法。

【背景技術(shù)】
[0002]芯片設計中，需要在主從芯片間進行信息交換，由于芯片封裝成本和印刷電路板PCB板布線成本的限制，芯片間的連接線應該盡可能的少，這就限制了數(shù)據(jù)并行傳輸?shù)奈粚挾龋涣硪环矫?，在采用代工廠給定的標準輸入輸出1單元后，所能達到的最大傳輸速率也為確定值，這限制了數(shù)據(jù)并行傳輸?shù)乃俾?。在給定連接線數(shù)目及1最大速率后，芯片間雙向共傳輸?shù)淖畲笏俾蕿楣潭ㄖ怠?br> [0003]但是，現(xiàn)實中，芯片之間數(shù)據(jù)傳輸?shù)姆较颉⒁约安煌较蛏蟼鬏斔俾实囊?，在不同時刻可能有所不同。另外需要在芯片間進行數(shù)據(jù)交換的模塊可能有多個，這些模塊的設計者希望屏蔽掉1接口及印刷電路板PCB連接線上的時序，從而使得外面看到的讀、寫接口時序盡可能簡潔。
[0004]現(xiàn)有技術(shù)均沒有很好地解決上述問題。


【發(fā)明內(nèi)容】

[0005]針對上述問題，本發(fā)明的目的在于提供一種兩個芯片之間進行數(shù)據(jù)交換的方法，所述兩個芯片包括第一芯片和第二芯片，所述第一芯片包括依次級聯(lián)的第一應用層、第一協(xié)議層、第一物理層，所述第二芯片包括依次級聯(lián)的第二應用層、第二協(xié)議層、第二物理層，所述的第一物理層經(jīng)數(shù)據(jù)總線連接至所述第二物理層，所述第一協(xié)議層負責與所述第一應用層之間進行通信，以及控制所述第一物理層，所述第二協(xié)議層負責與所述第二應用層之間進行通信，以及控制所述第二物理層，所述第一應用層包括多個應用模塊，所述第二應用層也包括多個應用模塊，所述應用模塊的讀寫端口可擴展，并且讀端口的數(shù)目與寫端口的數(shù)目可以不相同，所述方法包括:第一物理層負責將第一協(xié)議層送來的第一數(shù)據(jù)按照特定的格式發(fā)送到數(shù)據(jù)總線，以及接收數(shù)據(jù)總線上特定格式的第二數(shù)據(jù)，將所述第二數(shù)據(jù)傳遞給第一協(xié)議層處理；第二物理層負責將第二協(xié)議層送來的第二數(shù)據(jù)按照特定的格式發(fā)送到數(shù)據(jù)總線，以及接收數(shù)據(jù)總線上特定格式的第一數(shù)據(jù)，將所述第一數(shù)據(jù)傳遞給第二協(xié)議層處理。
[0006]要說明的是，上述“按照特定的格式發(fā)送”是指采用隨源同步時鐘發(fā)送數(shù)據(jù)的方式，并且每一位數(shù)據(jù)線在時鐘上升、下降沿各發(fā)送I比特bi t數(shù)據(jù)。所述的隨源時鐘傳送數(shù)據(jù)，是指時鐘和數(shù)據(jù)一同發(fā)送的形式。
[0007]優(yōu)選地，所述第一芯片和第二芯片都采用隨源時鐘傳送數(shù)據(jù)，并且所述數(shù)據(jù)總線的每條數(shù)據(jù)線在時鐘上升沿和下降沿各傳送一個比特數(shù)據(jù)。所述的隨源時鐘傳送數(shù)據(jù)，是指時鐘和數(shù)據(jù)一同發(fā)送的形式。
[0008]優(yōu)選地，所述數(shù)據(jù)總線的發(fā)送權(quán)在第一芯片和第二芯片之間來回切換，失去發(fā)送權(quán)的芯片維持高阻態(tài)，在發(fā)送權(quán)交接過程中，所述兩個芯片均發(fā)送一段時間的低電平，以保證數(shù)據(jù)總線上信息的安全。
[0009]優(yōu)選地，第一應用層發(fā)送數(shù)據(jù)給第一協(xié)議層時，首先第一應用層的寫端口發(fā)送寫數(shù)據(jù)請求及數(shù)據(jù)長度給第一協(xié)議層，然后等待第一協(xié)議層返回響應信號，所述響應信號的長度對應所述寫數(shù)據(jù)請求對應的數(shù)據(jù)長度，然后在該數(shù)據(jù)長度內(nèi)完成所述的數(shù)據(jù)發(fā)送。
[0010]優(yōu)選地，第二應用層發(fā)送數(shù)據(jù)給第二協(xié)議層時，首先第二應用層的寫端口發(fā)送寫數(shù)據(jù)請求及數(shù)據(jù)長度給第二協(xié)議層，然后等待第二協(xié)議層返回響應信號，所述響應信號的長度對應所述寫數(shù)據(jù)請求對應的數(shù)據(jù)長度，然后在該數(shù)據(jù)長度內(nèi)完成所述的數(shù)據(jù)發(fā)送。
[0011]優(yōu)選地，第一應用層準備接收第一協(xié)議層發(fā)送的數(shù)據(jù)時，第一應用層將準備好READY信號置為有效，第一協(xié)議層將標志位FLAG置為有效VALID后傳送數(shù)據(jù)給第一應用層。
[0012]優(yōu)選地，第二應用層準備接收第二協(xié)議層發(fā)送的數(shù)據(jù)時，第二應用層將準備好READY信號置為有效，第二協(xié)議層將標志位FLAG置為有效VALID后傳送數(shù)據(jù)給第二應用層。

【專利附圖】

【附圖說明】
[0013]下面結(jié)合附圖，對本發(fā)明的具體實施方案做進一步的詳細描述，附圖中:
[0014]圖1A-1B為本發(fā)明實施例的一種通信模塊架構(gòu)示意圖；
[0015]圖2為本發(fā)明實施例的一種數(shù)據(jù)總線DBUS控制權(quán)在主從芯片間進行交換的示意圖；
[0016]圖3為本發(fā)明實施例的應用模塊的寫端口時序協(xié)議示意圖；
[0017]圖4是本發(fā)明實施例的應用模塊的讀端口時序協(xié)議示意圖。

【具體實施方式】
[0018]本發(fā)明的目的是設計一種芯片間的通信協(xié)議，以便完成芯片間不同模塊間的數(shù)據(jù)交換，并在芯片輸入輸出1單元最大速率保持定值且芯片間連線數(shù)目一定的情況下，使得雙向共傳輸速率最大化。
[0019]如圖1A-1B所示，為通信模塊的架構(gòu)示意圖，其中，主芯片的協(xié)議層M_PROTOCOL負責和主芯片的應用層之間進行通信，以及對主芯片的物理層PHY層的控制，同時，從芯片的協(xié)議層S_PROTOCOL負責和從芯片的應用層之間進行通信，以及對從芯片的物理層PHY層的控制。所述應用層可以包括一個或者多個應用模塊。所述應用模塊的讀寫端口可擴展，并且讀口的數(shù)量可以不同于寫口的數(shù)量，當然也可以相同。所述讀口也可以稱為讀端口，所述寫口也可以稱為寫端口。
[0020]圖1A-1B中，CLKl是時鐘信號I，它是主芯片發(fā)送給從芯片的時鐘信號；CLK2是時鐘信號2，它是從芯片發(fā)送給主芯片的時鐘信號。CLKl和CLK2的頻率相同，相位無關(guān)。DBUS是數(shù)據(jù)總線。DBUS【3:0】是一種優(yōu)選的位數(shù)為4的數(shù)據(jù)總線，也可以采取其他位數(shù)的數(shù)據(jù)總線。
[0021]主芯片的物理和從芯片的物理層S_PHY分別負責將對應的協(xié)議層送來的數(shù)據(jù)按照特定的格式發(fā)送到總線，并接收總線上特定格式的信號，將數(shù)據(jù)傳遞給對應的協(xié)議層處理。
[0022]一種優(yōu)選例子中，主從芯片均采用隨源時鐘傳送數(shù)據(jù)，并且每條數(shù)據(jù)線在時鐘上升沿和下降沿均各傳送I比特bit數(shù)據(jù)。所述的隨源時鐘傳送數(shù)據(jù)，是指時鐘和數(shù)據(jù)一同發(fā)送的形式。
[0023]要說明的是，上述主芯片、從芯片也可以分別稱為第一芯片、第二芯片。相應的，主芯片的協(xié)議層也可以稱為第一協(xié)議層，從芯片的協(xié)議層也可以稱為第二協(xié)議層，主芯片的物理層也可以稱為第一物理層，從芯片的物理層也可以稱為第二物理層，主芯片的應用層也可以稱為第一應用層，從芯片的應用層也可以稱為第二應用層。
[0024]如圖2所示，數(shù)據(jù)總線的發(fā)送權(quán)在主從芯片間來回切換，失去發(fā)送權(quán)的一端維持高阻態(tài)，在發(fā)送權(quán)交接過程中，主從端，即主芯片和從芯片，均發(fā)送一段時間的低電平，以保證總線上信息的安全。圖2中，DATA_VALID是指有效數(shù)據(jù)。
[0025]如圖3所示，為應用層的寫端口時序，首先寫端口發(fā)送寫數(shù)據(jù)請求及數(shù)據(jù)長度，然后等待協(xié)議層返回響應信號，響應信號長度對應請求長度，之后在該長度內(nèi)完成數(shù)據(jù)的發(fā)送。圖3中，中英文對應關(guān)系如下:CLK:時鐘，W_LENGTH:寫請求長度，W_REQ:寫請求，W_CS:寫選中，W_DATA:寫數(shù)據(jù)，D0-D6:有效數(shù)據(jù)，DON’ T CARE或者No care:無效數(shù)據(jù)。
[0026]如圖4所示，為應用層的讀端口時序，應用層可以接收數(shù)據(jù)時，將準備READY信號置為有效，此時，協(xié)議層可以將標志位FLAG置為有效VALID，同時傳送有效數(shù)據(jù)，否則，協(xié)議層不傳送有效數(shù)據(jù)給該讀端口。圖4中，中英文對應關(guān)系如下:CLK:時鐘，R_READY:讀準備好，R_VALID:讀有效，R_DATA:讀數(shù)據(jù)，D0-D6:有效數(shù)據(jù)(DO，Dl，D2，D3，D4，D5，D6)，DON’ TCARE:無效數(shù)據(jù)。
[0027]在本申請所提供的幾個實施例中，應該理解到，所揭露的架構(gòu)/裝置，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡單元上。可以根據(jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例的目的。
[0028]另外，在本發(fā)明各個實施例中的各功能模塊/單元、器件可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用軟件功能單元的形式實現(xiàn)。
[0029]所述集成的單元如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設備(可以是個人計算機，服務器，或者網(wǎng)絡設備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括:U盤、移動硬盤、只讀存儲器(ROM，Read-OnlyMemory)、隨機存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0030]以上所述的【具體實施方式】，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種兩個芯片之間進行數(shù)據(jù)交換的方法，所述兩個芯片包括第一芯片和第二芯片，所述第一芯片包括依次級聯(lián)的第一應用層、第一協(xié)議層、第一物理層，所述第二芯片包括依次級聯(lián)的第二應用層、第二協(xié)議層、第二物理層，所述的第一物理層經(jīng)數(shù)據(jù)總線連接至所述第二物理層，所述第一協(xié)議層負責與所述第一應用層之間進行通信，以及控制所述第一物理層，所述第二協(xié)議層負責與所述第二應用層之間進行通信，以及控制所述第二物理層，其特征在于，所述第一應用層包括多個應用模塊，所述第二應用層也包括多個應用模塊，所述應用模塊的讀寫端口可擴展，并且讀端口的數(shù)目與寫端口的數(shù)目可以不相同，所述方法包括: 第一物理層負責將第一協(xié)議層送來的第一數(shù)據(jù)按照特定的格式發(fā)送到數(shù)據(jù)總線，以及接收數(shù)據(jù)總線上特定格式的第二數(shù)據(jù)，將所述第二數(shù)據(jù)傳遞給第一協(xié)議層處理； 第二物理層負責將第二協(xié)議層送來的第二數(shù)據(jù)按照特定的格式發(fā)送到數(shù)據(jù)總線，以及接收數(shù)據(jù)總線上特定格式的第一數(shù)據(jù)，將所述第一數(shù)據(jù)傳遞給第二協(xié)議層處理。
2.根據(jù)權(quán)利要求1的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，所述第一芯片和第二芯片都采用隨源時鐘傳送數(shù)據(jù)，并且所述數(shù)據(jù)總線的每條數(shù)據(jù)線在時鐘上升沿和下降沿各傳送一個比特數(shù)據(jù)。
3.根據(jù)權(quán)利要求1或者2的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，其特征在于，所述數(shù)據(jù)總線的發(fā)送權(quán)在第一芯片和第二芯片之間來回切換，失去發(fā)送權(quán)的芯片維持高阻態(tài)，在發(fā)送權(quán)交接過程中，所述兩個芯片均發(fā)送一段時間的低電平，以保證數(shù)據(jù)總線上信息的安全。
4.根據(jù)權(quán)利要求1或者2的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，第一應用層發(fā)送數(shù)據(jù)給第一協(xié)議層時，首先第一應用層的寫端口發(fā)送寫數(shù)據(jù)請求及數(shù)據(jù)長度給第一協(xié)議層，然后等待第一協(xié)議層返回響應信號，所述響應信號的長度對應所述寫數(shù)據(jù)請求對應的數(shù)據(jù)長度，然后在該數(shù)據(jù)長度內(nèi)完成所述的數(shù)據(jù)發(fā)送。
5.根據(jù)權(quán)利要求1或者2的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，第二應用層發(fā)送數(shù)據(jù)給第二協(xié)議層時，首先第二應用層的寫端口發(fā)送寫數(shù)據(jù)請求及數(shù)據(jù)長度給第二協(xié)議層，然后等待第二協(xié)議層返回響應信號，所述響應信號的長度對應所述寫數(shù)據(jù)請求對應的數(shù)據(jù)長度，然后在該數(shù)據(jù)長度內(nèi)完成所述的數(shù)據(jù)發(fā)送。
6.根據(jù)權(quán)利要求1或者2的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，第一應用層準備接收第一協(xié)議層發(fā)送的數(shù)據(jù)時，第一應用層將準備好READY信號置為有效，第一協(xié)議層將標志位FLAG置為有效VALID后傳送數(shù)據(jù)給第一應用層。
7.根據(jù)權(quán)利要求1或者2的兩個芯片之間進行數(shù)據(jù)交換的方法，其特征在于，第二應用層準備接收第二協(xié)議層發(fā)送的數(shù)據(jù)時，第二應用層將準備好READY信號置為有效，第二協(xié)議層將標志位FLAG置為有效VALID后傳送數(shù)據(jù)給第二應用層。
【文檔編號】H04L12/931GK104518998SQ201410768953
【公開日】2015年4月15日 申請日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】劉琦 申請人:北京海爾集成電路設計有限公司