專利名稱：高速驅(qū)動(dòng)器均衡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及高速串行二進(jìn)制數(shù)據(jù)在銅線上的傳送，并且 具體來(lái)說(shuō)涉及用于降低符號(hào)間干擾的驅(qū)動(dòng)器均衡。
背景技術(shù)：
低壓差分傳信(LVDS)用于二進(jìn)制數(shù)據(jù)在銅傳輸線上的高速度 (多吉比特每秒)串行傳送。由于它對(duì)串?dāng)_噪聲具有抗擾性、電磁干 擾低并且功耗低，因此它在電信設(shè)備中得到廣泛采用。不過(guò)，隨著高速電信系統(tǒng)中相互連接的數(shù)量的增加，符號(hào)間干 擾也不斷增多。高速串行鏈路中符號(hào)間干擾的主要成因是信號(hào)通過(guò)傳 輸線傳播期間導(dǎo)致信號(hào)脈沖的幅度損失和它們?cè)跁r(shí)間上的位移的頻 率分量的衰減和分散。為了減小符號(hào)間干擾，應(yīng)用了驅(qū)動(dòng)器均衡。在驅(qū)動(dòng)器均衡中， 對(duì)LVDS驅(qū)動(dòng)器的輸出功率進(jìn)行這樣的控制在發(fā)生位轉(zhuǎn)換時(shí)，發(fā)射 功率處于最高電平，而當(dāng)沒(méi)有出現(xiàn)位轉(zhuǎn)換時(shí)，減小輸出功率。這會(huì)在 終端點(diǎn)得到所有發(fā)送信號(hào)脈沖(位)的均衡振幅。例如，PCI—Express 技術(shù)規(guī)范將這一均衡定義為針對(duì)相同極性位的后續(xù)位的削弱。后續(xù)電 壓電平會(huì)有差別地減小3. 5dB。如例如美國(guó)專利6， 265， 920 (2001年7月24日授予Gauthier 專利權(quán))中、美國(guó)專利申請(qǐng)2004/0124888中和美國(guó)專利申請(qǐng) 2005/0018778中公開(kāi)的那樣，驅(qū)動(dòng)器均衡是使用數(shù)字濾波器實(shí)現(xiàn)的。 不過(guò)，所公開(kāi)的設(shè)計(jì)方案非常復(fù)雜，造成制造成本相當(dāng)可觀。提供一種可靠并且制造成本較低的針對(duì)驅(qū)動(dòng)器均衡的簡(jiǎn)單設(shè)計(jì) 方案應(yīng)該是合乎需求的。發(fā)明內(nèi)容因此，本發(fā)明實(shí)施方式的一個(gè)目的是提供一種使用簡(jiǎn)化數(shù)字濾 波器的驅(qū)動(dòng)器均衡。本發(fā)明實(shí)施方式的另一個(gè)目的是提供一種用在高速差分驅(qū)動(dòng)器 中的驅(qū)動(dòng)器均衡。本發(fā)明實(shí)施方式的再一個(gè)目的是提供一種在保持輸出阻抗近似 不變的同時(shí)產(chǎn)生期望的信號(hào)削弱的驅(qū)動(dòng)器均衡。按照本發(fā)明，給出了一種進(jìn)行模擬數(shù)據(jù)信號(hào)的加強(qiáng)和削弱之一 的方法，包括接收數(shù)據(jù)信號(hào)，該數(shù)據(jù)信號(hào)代表二進(jìn)制數(shù)據(jù)的位值；使用主模 擬驅(qū)動(dòng)器，將數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信號(hào)；通過(guò)將所述數(shù)據(jù)信 號(hào)延遲預(yù)定時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行反相來(lái)確定第二 數(shù)據(jù)信號(hào)；使用削弱驅(qū)動(dòng)器，將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模擬數(shù)據(jù)信 號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如果所述數(shù)據(jù) 信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反的位值，則第二模擬數(shù)據(jù)信號(hào)與第 一模擬數(shù)據(jù)信號(hào)是相減的；和，通過(guò)將第一模擬數(shù)據(jù)信號(hào)和第二模擬 數(shù)據(jù)信號(hào)疊加在一起來(lái)進(jìn)行對(duì)第一模擬數(shù)據(jù)信號(hào)的加強(qiáng)和削弱之一。 按照本發(fā)明，此外還給出了一種進(jìn)行對(duì)模擬數(shù)據(jù)信號(hào)的加強(qiáng)和 削弱之一的系統(tǒng)，包括輸入端口，用于接收數(shù)據(jù)信號(hào)，該數(shù)據(jù)信號(hào) 代表二進(jìn)制數(shù)據(jù)的位值；與輸入端口進(jìn)行信號(hào)通信的主模擬驅(qū)動(dòng)器， 用于將數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信號(hào)；與輸入端口進(jìn)行信號(hào)通信 的削弱電路，用于通過(guò)將數(shù)據(jù)信號(hào)延遲預(yù)定的時(shí)間段并且對(duì)經(jīng)過(guò)延遲 的數(shù)據(jù)信號(hào)進(jìn)行反相來(lái)確定第二數(shù)據(jù)信號(hào)；與削弱電路進(jìn)行信號(hào)通信 并且與主模擬驅(qū)動(dòng)器并聯(lián)連接的削弱驅(qū)動(dòng)器，該削弱驅(qū)動(dòng)器用于將第 二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二 數(shù)據(jù)信號(hào)代表相同的位值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信 號(hào)相加的，并且其中如果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反 的位值，則第二模擬數(shù)據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的；和，與 主模擬驅(qū)動(dòng)器和削弱模擬驅(qū)動(dòng)器進(jìn)行信號(hào)通信的輸出端口，該輸出端 口用于疊加第一模擬數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)，產(chǎn)生得到加強(qiáng)和得到削弱的第一模擬數(shù)據(jù)信號(hào)之一。按照本發(fā)明，此外還提供一種存 儲(chǔ)介質(zhì)，其中存儲(chǔ)有數(shù)據(jù)，該數(shù)據(jù)用于在執(zhí)行時(shí)得出用于進(jìn)行對(duì)模擬 數(shù)據(jù)信號(hào)的加強(qiáng)和削弱之一的系統(tǒng)的集成電路設(shè)計(jì)，該系統(tǒng)包括輸 入端口，用于接收數(shù)據(jù)信號(hào)，該數(shù)據(jù)信號(hào)代表二進(jìn)制數(shù)據(jù)的位值；與 輸入端口進(jìn)行信號(hào)通信的主模擬驅(qū)動(dòng)器，用于將數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一 模擬數(shù)據(jù)信號(hào)；與輸入端口進(jìn)行信號(hào)通信的削弱電路，用于通過(guò)將數(shù) 據(jù)信號(hào)延遲預(yù)定的時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行反相來(lái)確 定第二數(shù)據(jù)信號(hào)；與削弱電路進(jìn)行信號(hào)通信并且與主模擬驅(qū)動(dòng)器并聯(lián)連接的削弱驅(qū)動(dòng)器，該削弱驅(qū)動(dòng)器用于將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模 擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位 值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如 果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反的位值，則第二模擬數(shù) 據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的；和，與主模擬驅(qū)動(dòng)器和削弱模擬驅(qū)動(dòng)器進(jìn)行信號(hào)通信的輸出端口，該輸出端口用于疊加第一模擬數(shù) 據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)，產(chǎn)生得到加強(qiáng)和得到削弱的第一模擬數(shù) 據(jù)信號(hào)之一。


現(xiàn)在將結(jié)合附圖介紹本發(fā)明的示范性實(shí)施方式，其中 圖l是圖解說(shuō)明SLVS驅(qū)動(dòng)器的簡(jiǎn)化框圖；圖2是圖解說(shuō)明在圖1中所示的SLVS驅(qū)動(dòng)器中使用的全匪0S 推挽50歐姆電壓源D2A驅(qū)動(dòng)器的簡(jiǎn)化電路圖；圖3是圖解說(shuō)明具有按照本發(fā)明的削弱單元的圖1中所示的 SLVS驅(qū)動(dòng)器的簡(jiǎn)化框圖；圖4是圖解說(shuō)明在圖3中所示的SLVS驅(qū)動(dòng)器中使用的按照本發(fā) 明器的全麗0S推挽50歐姆電壓源D2A驅(qū)動(dòng)器對(duì)的簡(jiǎn)化電路圖；和，圖5是示意性圖解說(shuō)明圖3中所示的具有削弱單元的SLVS驅(qū)動(dòng) 器的操作的簡(jiǎn)化時(shí)序圖。
具體實(shí)施方式
為了使按照本發(fā)明的驅(qū)動(dòng)器均衡得到更好的理解，下面將介紹 用來(lái)實(shí)現(xiàn)優(yōu)選實(shí)施方式的SLVS驅(qū)動(dòng)器。圖1表示包括鎖存多路復(fù)用前置驅(qū)動(dòng)器12和模擬驅(qū)動(dòng)器14的SLVS驅(qū)動(dòng)器的簡(jiǎn)化框圖。鎖存多 路復(fù)用前置驅(qū)動(dòng)器12在輸入端口 IIA和IIB處接收兩個(gè)1/2速率(速 度)數(shù)據(jù)信號(hào)A0和Al，并且使用從時(shí)鐘16接收到的周期為T的全 速率差分時(shí)鐘信號(hào)CLK將它們多路復(fù)用成全速率數(shù)據(jù)信號(hào)。然后將全 速率數(shù)據(jù)信號(hào)提供給模擬驅(qū)動(dòng)器14。鎖存多路復(fù)用前置驅(qū)動(dòng)器12將 數(shù)據(jù)信號(hào)A0和Al與耦合到模擬驅(qū)動(dòng)器14的輸出端口 18和20的高 速傳輸路徑去耦。要注意，在下面的介紹中，所有的信號(hào)都是差分信號(hào)并且僅僅 為了簡(jiǎn)明起見(jiàn)，用信號(hào)名稱來(lái)稱謂這些信號(hào)。在操作中，鎖存多路復(fù) 用前置驅(qū)動(dòng)器12在例如時(shí)鐘信號(hào)CLK為"高"時(shí)對(duì)信號(hào)Al進(jìn)行鎖存， 并且發(fā)送在前1/2周期期間已被鎖存起來(lái)的信號(hào)A0。相應(yīng)地，鎖存 多路復(fù)用前置驅(qū)動(dòng)器12在時(shí)鐘信號(hào)CLK為"低"時(shí)對(duì)信號(hào)A0進(jìn)行鎖 存，并且發(fā)送在前1/2周期期間已被鎖存起來(lái)的信號(hào)Al。因此，每 1/2周期T發(fā)送一位，這稱為雙倍數(shù)據(jù)速率或DDR。然后模擬驅(qū)動(dòng)器14將鎖存多路復(fù)用前置驅(qū)動(dòng)器12的輸出信號(hào) 轉(zhuǎn)換為例如優(yōu)選的是400 mV到600 mV的模擬低擺動(dòng)電壓。參照?qǐng)D2， 示出了優(yōu)選用作模擬驅(qū)動(dòng)器14的全Nmos推挽50歐姆電壓源D2A驅(qū) 動(dòng)器的簡(jiǎn)化電路圖。當(dāng)然，可以采用其它類型的模擬驅(qū)動(dòng)器來(lái)實(shí)現(xiàn)按 照本發(fā)明的均衡。該D2A驅(qū)動(dòng)器包括四個(gè)晶體管ml到m4，其中將晶 體管ral和ra4的基極耦接成用于接收前置驅(qū)動(dòng)器輸出信號(hào)的分量A， 并且將晶體管m2和m3的基極耦接成用于接收差分前置驅(qū)動(dòng)器輸出信 號(hào)的分量B。將晶體管ml和m2的集電極經(jīng)由電阻器Rl耦合到供電 平面Vx，而晶體管ml和m2的發(fā)射極分別經(jīng)由電阻器R3和經(jīng)由電阻 器R4耦合到晶體管m3和m4的集電極。晶體管m3和m4的發(fā)射極接 地。分別經(jīng)由與傳輸線30耦合的端口 18和20給出輸出信號(hào)out—P 和out—M。端口 18耦合到處于晶體管ml的發(fā)射極與電阻器R3之間 的節(jié)點(diǎn)22，而端口 20耦合到處于晶體管m2的發(fā)射極與電阻器R4之 間的節(jié)點(diǎn)24。D2A驅(qū)動(dòng)器有兩種操作情況。在情況1下，信號(hào)分量A為"高" 而信號(hào)分量B為"低"。這導(dǎo)致晶體管ml和ra4為"導(dǎo)通"而晶體管 m2和m3為"截止"。各個(gè)端口 18和20上的輸出阻抗為50歐姆。 該輸出阻抗分別介于端口 18與供電平面Vx之間和端口 20與地之間。 電阻器Rl與晶體管ml的串聯(lián)組合以及電阻器R4與晶體管m4的串聯(lián) 組合導(dǎo)致50歐姆的阻抗。因此，端口 18與20之間的等效差分阻抗 為100歐姆，如圖2所示。要注意，優(yōu)選的是，電阻器R3和R4具有 相同的電阻值。將各個(gè)端口 18和20設(shè)計(jì)成用來(lái)驅(qū)動(dòng)50歐姆傳輸線、 去耦電容器(75 nF到200 nF)和在接收端接地的50歐姆電阻器。在 情況1下，電流從供電平面Vx經(jīng)由電阻器Rl、晶體管ml和端口18 流入傳輸線30，并且從傳輸線30流入端口 20，并經(jīng)由電阻器R4和 晶體管m4流入地。在情況2下，電流從供電平面Vx經(jīng)由電阻器Rl、 晶體管m2和端口 20流入傳輸線30，并且從傳輸線30流入端口 18， 并經(jīng)由電阻器R3和晶體管m3流入地。在高速數(shù)據(jù)信號(hào)傳輸中，與第一位相應(yīng)的信號(hào)的振幅被預(yù)加強(qiáng)， 而與第一位的值相同的第二和后續(xù)位相應(yīng)的信號(hào)的振幅被削弱預(yù)定 的量。在PCI—Express的情況下，該量為3. 5dB +/- 0. 5dB。采用預(yù) 加強(qiáng)和相應(yīng)的削弱會(huì)提高高速信號(hào)傳輸?shù)男盘?hào)質(zhì)量并且降低損耗和 符號(hào)間干擾。信號(hào)脈沖的預(yù)加強(qiáng)和相應(yīng)削弱是在驅(qū)動(dòng)器均衡中實(shí)現(xiàn) 的。現(xiàn)在參照?qǐng)D3，示出了用于按照本發(fā)明的實(shí)施方式的驅(qū)動(dòng)器均衡 的具有削弱單元100的圖1中所示的SLVS驅(qū)動(dòng)器10的簡(jiǎn)化框圖。削 弱單元100包括第二鎖存多路復(fù)用前置驅(qū)動(dòng)器112和削弱驅(qū)動(dòng)器 114。很明顯，削弱單元IOO具有簡(jiǎn)單的設(shè)計(jì)，優(yōu)選的是，實(shí)質(zhì)上包 括鎖存多路復(fù)用前置驅(qū)動(dòng)器12和主模擬驅(qū)動(dòng)器14的雙重設(shè)計(jì)。第二 鎖存多路復(fù)用前置驅(qū)動(dòng)器112的輸入端口 130和132分別耦合到節(jié)點(diǎn) 140和142。節(jié)點(diǎn)140和142分別處于差分鎖存器40和42的輸出端 口與鎖存多路復(fù)用前置驅(qū)動(dòng)器12的差分多路復(fù)用器44的相應(yīng)輸入端 口之間。以反相的方式將輸入信號(hào)提供給輸入端口 130和132，這是 通過(guò)簡(jiǎn)單地切換輸入端口按照差分設(shè)計(jì)實(shí)現(xiàn)的。削弱驅(qū)動(dòng)器114以并聯(lián)方式耦合到主模擬驅(qū)動(dòng)器14，即削弱驅(qū)動(dòng)器114的端口 118和120分別耦合到端口 18和20。此外，差分鎖存器40和42以及第二鎖存 多路復(fù)用前置驅(qū)動(dòng)器112的差分多路復(fù)用器164與時(shí)鐘16耦合，以 接收時(shí)鐘信號(hào)CLK。為了實(shí)現(xiàn)削弱，在相反的時(shí)鐘相位上鎖存輸入數(shù)據(jù)信號(hào)AO和Al 的反相和延遲形式。由于鎖存多路復(fù)用前置驅(qū)動(dòng)器12的差分鎖存器 40和42以及第二鎖存多路復(fù)用前置驅(qū)動(dòng)器112的差分鎖存器160和 162是以DDR形式操作的，首先在同一時(shí)鐘周期的前半個(gè)周期內(nèi)(鎖 存器40和42)鎖存輸入數(shù)據(jù)信號(hào)AO和Al，然后在同一時(shí)鐘周期的 后半個(gè)周期內(nèi)反相并(鎖存器160和162)鎖存輸入數(shù)據(jù)信號(hào)AO和 Al。當(dāng)輸入數(shù)據(jù)信號(hào)A0和A1相同(即，這兩個(gè)信號(hào)都對(duì)應(yīng)于0或1) 并且是相繼采樣時(shí)，兩個(gè)差分多路復(fù)用器44和164的輸出信號(hào)具有 相反的極性，這導(dǎo)致驅(qū)動(dòng)器14和114的輸出信號(hào)是相減輸出信號(hào)。 注意，這里，要將相減看作等價(jià)于相消求和，而要將相加看作等價(jià)于 相長(zhǎng)求和。這樣，在端口 18和20處給出的輸出信號(hào)得到了削弱。當(dāng) 輸入數(shù)據(jù)信號(hào)AO和Al相反(即， 一個(gè)信號(hào)對(duì)應(yīng)于0并且另一個(gè)信號(hào) 對(duì)應(yīng)于1)并且是相繼采樣時(shí)，兩個(gè)差分多路復(fù)用器44和164的輸 出信號(hào)具有相同的極性，這導(dǎo)致驅(qū)動(dòng)器14和114的輸出信號(hào)相加。 這樣，在端口 18和20處給出的輸出信號(hào)得到了預(yù)加強(qiáng)。輸入信號(hào)的 反相和延遲形式具有等于-1的簡(jiǎn)單數(shù)字加權(quán)因子，這樣通過(guò)將預(yù)加 強(qiáng)/削弱處理轉(zhuǎn)移到驅(qū)動(dòng)器14和114的模擬域中而大大簡(jiǎn)化了預(yù)加強(qiáng)/削弱處理。參照?qǐng)D4，示出了按照本發(fā)明的并聯(lián)連接在輸出端上的主模擬驅(qū) 動(dòng)器14和削弱驅(qū)動(dòng)器114的簡(jiǎn)化電路圖。優(yōu)選的是，這兩個(gè)驅(qū)動(dòng)器 都是全腿OS推挽50歐姆電壓源D2A驅(qū)動(dòng)器，但是本發(fā)明并不局限于 此。為了簡(jiǎn)明起見(jiàn)，在本說(shuō)明書(shū)中，將所有的晶體管都看成是理想開(kāi) 關(guān)，即，"導(dǎo)通"時(shí)電阻為零。這兩個(gè)驅(qū)動(dòng)器14和114包括基本上 與圖2中針對(duì)驅(qū)動(dòng)器14示出的電路類似的電路，只是在零部件的記 法上有一些變化，以便于下面進(jìn)行介紹。這里，圖2中的電阻器R1 現(xiàn)在對(duì)于主驅(qū)動(dòng)器14叫做Rdl，對(duì)于削弱驅(qū)動(dòng)器114叫做Rel。此外，具有相同電阻值的電阻器R3和R4對(duì)于主驅(qū)動(dòng)器14叫做Rd2，對(duì)于 削弱驅(qū)動(dòng)器114叫做Re2。用于削弱驅(qū)動(dòng)器114的晶體管叫做ml—d 到m4—d，編號(hào)順序與用于主驅(qū)動(dòng)器14的晶體管相對(duì)應(yīng)。將晶體管m1—d 到m4—d的基極耦接成用來(lái)接收來(lái)自第二鎖存多路復(fù)用前置驅(qū)動(dòng)器 112的前置驅(qū)動(dòng)器輸出信號(hào)分量A一d和B—d。分別經(jīng)由與傳輸線30 耦合的端口 18和20來(lái)給出輸出信號(hào)out_P和out—M。端口 18耦合 到處于主驅(qū)動(dòng)器14的晶體管ml的發(fā)射極與電阻器Rd2之間的節(jié)點(diǎn) 22，同時(shí)也耦合到處于削弱驅(qū)動(dòng)器114的晶體管ml—d的發(fā)射極與電 阻器Re2之間的節(jié)點(diǎn)170。端口 20耦合到處于主驅(qū)動(dòng)器14的晶體管 m2的發(fā)射極與電阻器Rd2之間的節(jié)點(diǎn)24，同時(shí)也耦合到處于削弱驅(qū) 動(dòng)器114的晶體管m2一d的發(fā)射極與電阻器Re2之間的節(jié)點(diǎn)172。當(dāng)兩個(gè)差分多路復(fù)用器44和164的輸出信號(hào)相同(同相，艮P， A = A—d且B = B—d)時(shí)，驅(qū)動(dòng)器14和114處于高驅(qū)動(dòng)模式并且輸出 信號(hào)電平(差分電壓)處于最大值。這相當(dāng)于加強(qiáng)狀態(tài)。在加強(qiáng)狀態(tài) (并且例如如果A = A—d =1且B = B—d = 0)期間，輸出阻抗是如 下確定的Rpu (上拉)=(Rdl串聯(lián)ml)并聯(lián)(Rel串聯(lián)ral—d);禾口 ， Rpd (下拉)=(Rd2串聯(lián)m4)并聯(lián)(Re2串聯(lián)m4_d)。 PCI—Express的技術(shù)規(guī)范規(guī)定標(biāo)稱Rpu和Rpd為50 +/ - 20%; 削弱電平為介于3dB和4dB之間；并且輸出信號(hào)電平為介于400 mV 和600 mV之間。由這些技術(shù)規(guī)范，可以計(jì)算主驅(qū)動(dòng)器電阻器Rdl和 Rel的比值以及削弱驅(qū)動(dòng)器電阻器Rd2和Re2的比值。當(dāng)兩個(gè)差分多路復(fù)用器44和164的輸出信號(hào)相反(異相，艮P， A = B—d且B 二 A—d)時(shí)，驅(qū)動(dòng)器14和114處于低驅(qū)動(dòng)模式并且輸出 信號(hào)電平(差分電壓)處于近似的最小值。這相當(dāng)于削弱狀態(tài)。在削 弱狀態(tài)(并且例如如果A = B—d =1且B = A—d = 0)期間，輸出阻 抗是如下確定的Rpu (上拉)=(Rdl串聯(lián)ml)并聯(lián)(Re2串聯(lián)m3—d);禾口 ， Rpd (下拉)=(Rd2串聯(lián)m4)并聯(lián)(Rel串聯(lián)m2—d)。 和前面一樣，由PCI—Express技術(shù)規(guī)范和這兩個(gè)公式，同樣可以計(jì)算主驅(qū)動(dòng)器電阻器Rdl和Rel的比值以及削弱驅(qū)動(dòng)器電阻器Rd2 和Re2的比值。在操作中，當(dāng)削弱驅(qū)動(dòng)器114與主驅(qū)動(dòng)器14同相時(shí)，削弱驅(qū)動(dòng) 器114向外部負(fù)載100中加入驅(qū)動(dòng)電流。這樣輸出電壓得到了加強(qiáng)。 當(dāng)削弱驅(qū)動(dòng)器114與主驅(qū)動(dòng)器U異相時(shí)，削弱驅(qū)動(dòng)器114從外部負(fù) 載100中抽走驅(qū)動(dòng)電流。這樣輸出電壓得到了削弱。在同相和異相這 兩種情況下，輸出阻抗是相同的。通過(guò)使用與驅(qū)動(dòng)器10基本類似設(shè)計(jì)的系統(tǒng)零部件，削弱單元 100具有很高的優(yōu)勢(shì)，這大大降低了設(shè)計(jì)和制造成本。優(yōu)選的是，將 所有零部件集成在單獨(dú)一個(gè)半導(dǎo)體芯片上，對(duì)需要基本相同的制造步驟的削弱單元100和驅(qū)動(dòng)器IO使用相同設(shè)計(jì)的零部件，有助于在單 獨(dú)一個(gè)半導(dǎo)體芯片上的集成。此外優(yōu)選的是，將所有零部件以彼此物 理上鄰近的形式布置在芯片上，以便確保得到斜率低并且速度性能高 的完全緩沖的DDR信號(hào)。了解了針對(duì)輸出信號(hào)的系統(tǒng)要求(比如 PCI—Express技術(shù)規(guī)范)，可以在計(jì)算機(jī)上通過(guò)執(zhí)行基于上面的介紹 并且存儲(chǔ)在存儲(chǔ)介質(zhì)上的命令，可設(shè)計(jì)出驅(qū)動(dòng)器10和削弱單元100。按照本發(fā)明的削弱單元100的實(shí)現(xiàn)方式是使用優(yōu)選實(shí)施方式圖 解說(shuō)明的，但是很顯然，并不局限于此。在將信號(hào)提供給削弱驅(qū)動(dòng)器 之前實(shí)現(xiàn)信號(hào)延遲和信號(hào)反相有許許多多的可行方案。根據(jù)情況，但 并非優(yōu)選，削弱驅(qū)動(dòng)器具有與主模擬驅(qū)動(dòng)器不同的設(shè)計(jì)。圖5示意性地圖解說(shuō)明時(shí)鐘信號(hào)CLK、輸入數(shù)據(jù)信號(hào)A0和Al、 差分多路復(fù)用器44和差分削弱多路復(fù)用器164的差分輸出信號(hào)以及 在端口 18和20處給出的相應(yīng)模擬輸出信號(hào)。從該圖中可以看出，在 CLK為低時(shí)鎖存AO，并且在CLK為高時(shí)對(duì)其進(jìn)行多路復(fù)用(差分多路 復(fù)用器44)，這造成了 1/2周期的延遲。相應(yīng)地，在CLK為高時(shí)鎖 存A1，并且在CLK為低時(shí)對(duì)其進(jìn)行多路復(fù)用(差分多路復(fù)用器44)， 這造成了 1/2周期的延遲。削弱差分多路復(fù)用器164給出經(jīng)過(guò)反相并 且延遲了 1/2周期的輸出信號(hào)。當(dāng)差分多路復(fù)用器44和削弱差分多 路復(fù)用器164的輸出信號(hào)具有相同極性時(shí)，主驅(qū)動(dòng)器14和削弱驅(qū)動(dòng) 器114的輸出信號(hào)是相加的，這導(dǎo)致端口 18和20處的輸出信號(hào)的振幅最大，即，加強(qiáng)。當(dāng)差分多路復(fù)用器44和削弱差分多路復(fù)用器164的輸出信號(hào)具有相反極性時(shí)，主驅(qū)動(dòng)器14和削弱驅(qū)動(dòng)器114的輸出 信號(hào)是相減的，這導(dǎo)致端口 18和20處的輸出信號(hào)的振幅接近最小值， 即，削弱。本發(fā)明的眾多其它實(shí)現(xiàn)方式對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易 見(jiàn)的，不會(huì)超出所附權(quán)利要求中限定的本發(fā)明的思想和范圍。
權(quán)利要求
1.一種對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之一的方法，包括步驟接收數(shù)據(jù)信號(hào)，該數(shù)據(jù)信號(hào)代表二進(jìn)制數(shù)據(jù)的位值；使用主模擬驅(qū)動(dòng)器(14)，將所述數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信號(hào)；通過(guò)將所述數(shù)據(jù)信號(hào)延遲預(yù)定時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行反相來(lái)確定第二數(shù)據(jù)信號(hào)；使用削弱驅(qū)動(dòng)器(114)，將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反的位值，則第二模擬數(shù)據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的；和，通過(guò)將第一模擬數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)疊加在一起來(lái)進(jìn)行對(duì)第一模擬數(shù)據(jù)信號(hào)的加強(qiáng)和削弱之一。
2. 按照權(quán)利要求1中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之 一的方法，其特征在于所述數(shù)據(jù)信號(hào)包括兩個(gè)半速率數(shù)據(jù)信號(hào)部分。
3. 按照權(quán)利要求2中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之 一的方法，包括步驟將兩個(gè)半速率數(shù)據(jù)信號(hào)部分多路復(fù)用成全速率 數(shù)據(jù)信號(hào)。
4. 按照權(quán)利要求3中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之一的方法，其特征在于所述確定第二數(shù)據(jù)信號(hào)的步驟包括將兩個(gè)半速率數(shù)據(jù)信號(hào)部分延遲預(yù)定的時(shí)間段；對(duì)經(jīng)過(guò)延遲的兩個(gè)半速率數(shù)據(jù)信號(hào)部分進(jìn)行反相；和，多路復(fù)用經(jīng)過(guò)延遲和反相的兩個(gè)半速率數(shù)據(jù) 信號(hào)部分。
5. —種對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之一的系統(tǒng)，包括輸 入端口 (11A, 11B)，用于接收數(shù)據(jù)信號(hào)，該數(shù)據(jù)信號(hào)代表二進(jìn)制數(shù) 據(jù)的位值；主模擬驅(qū)動(dòng)器(14)，其與輸入端口 (IIA， 11B)進(jìn)行信號(hào)通信，用于將數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信號(hào)；削弱電路(112)，其與輸入端口進(jìn)行信號(hào)通信，用于通過(guò)將數(shù)據(jù)信號(hào)延遲預(yù)定的時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行反相來(lái)確定第二數(shù)據(jù)信號(hào)；削弱驅(qū)動(dòng) 器(114)，其與削弱電路(112)進(jìn)行信號(hào)通信并且與主模擬驅(qū)動(dòng)器 (14)并聯(lián)，該削弱驅(qū)動(dòng)器(114)用于將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二 模擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位 值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如 果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反的位值，則第二模擬數(shù) 據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的；禾口，輸出端口 (18， 20)，其 與主模擬驅(qū)動(dòng)器(14)和削弱模擬驅(qū)動(dòng)器(114)進(jìn)行信號(hào)通信，該 輸出端口用于疊加第一模擬數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)，產(chǎn)生得到 加強(qiáng)和得到削弱的第一模擬數(shù)據(jù)信號(hào)之一。
6. 按照權(quán)利要求5中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之 一的系統(tǒng)，包括同步電路(16)，其與削弱電路(112)進(jìn)行信號(hào) 通信，用于提供時(shí)鐘信號(hào)。
7. 按照權(quán)利要求5和6中的任何一項(xiàng)中所述的對(duì)模擬數(shù)據(jù)信號(hào) 進(jìn)行加強(qiáng)和削弱之一的系統(tǒng)，其特征在于輸入端口 U1A， 11B)包括 用于接收第一半速率數(shù)據(jù)信號(hào)部分的第一部分(11A)和用于接收第 二半速率數(shù)據(jù)信號(hào)部分的第二部分(11B)。
8. 按照權(quán)利要求7中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之 一的系統(tǒng)，包括第一鎖存器電路(40)，其與輸入端口的第一部分(11A)并且與同步電路(16)進(jìn)行信號(hào)通信，該第一鎖存器電路(40)用于依據(jù)時(shí)鐘信號(hào)鎖存第一半速率數(shù)據(jù)信號(hào)部分；第二鎖存器電路 (42)，其與輸入端口的第二部分(11B)并且與同步電路(16)進(jìn) 行信號(hào)通信，該第二鎖存器電路(42)用于依據(jù)時(shí)鐘信號(hào)鎖存第二半 速率數(shù)據(jù)信號(hào)部分；和，主多路復(fù)用器(44)，其與第一鎖存器電路 (40)、第二鎖存器電路(42)、同步電路(16)和主模擬驅(qū)動(dòng)器(14)進(jìn)行信號(hào)通信，該主多路復(fù)用器(44)用于將鎖存了的第一半速率數(shù) 據(jù)信號(hào)部分和鎖存了的第二半速率數(shù)據(jù)信號(hào)部分多路復(fù)用成全速率 數(shù)據(jù)信號(hào)。
9. 按照權(quán)利要求8中所述的對(duì)模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)和削弱之一的系統(tǒng)，其特征在于所述削弱電路(112)包括第一削弱鎖存器電路(160)，其與第一鎖存器電路(40)并且與同步電路(16)進(jìn) 行信號(hào)通信；第二削弱鎖存器電路(162)，其與第二鎖存器電路(42) 并且與同步電路(16)進(jìn)行信號(hào)通信；和，削弱多路復(fù)用器(164)， 其與第一削弱鎖存器電路(160)、第二削弱鎖存器電路(162)、同 步電路(16)和削弱驅(qū)動(dòng)器(114)進(jìn)行信號(hào)通信。
10. 按照權(quán)利要求5到10中的任何一項(xiàng)中所述的對(duì)模擬數(shù)據(jù)信 號(hào)進(jìn)行加強(qiáng)和削弱之一的系統(tǒng)，其特征在于所述削弱驅(qū)動(dòng)器(114) 和主模擬驅(qū)動(dòng)器(14)被設(shè)計(jì)成對(duì)于經(jīng)過(guò)加強(qiáng)和經(jīng)過(guò)削弱的第一模擬 數(shù)據(jù)信號(hào)的輸出阻抗相同。
11. 一種存儲(chǔ)介質(zhì)，其中存儲(chǔ)有數(shù)據(jù)，該數(shù)據(jù)用于在執(zhí)行時(shí)得 出用于進(jìn)行對(duì)模擬數(shù)據(jù)信號(hào)的加強(qiáng)和削弱之一的系統(tǒng)的集成電路設(shè) 計(jì)，該系統(tǒng)包括輸入端口 (11A，11B)，用于接收數(shù)據(jù)信號(hào)，該數(shù) 據(jù)信號(hào)代表二進(jìn)制數(shù)據(jù)的位值；主模擬驅(qū)動(dòng)器(14)，其與輸入端口(IIA， IIB)進(jìn)行信號(hào)通信，用于將數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信 號(hào)；削弱電路(112)，其與輸入端口(11A，11B)進(jìn)行信號(hào)通信，用于 通過(guò)將數(shù)據(jù)信號(hào)延遲預(yù)定的時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行 反相來(lái)確定第二數(shù)據(jù)信號(hào)；削弱驅(qū)動(dòng)器(114)，其與削弱電路(112) 進(jìn)行信號(hào)通信并且與主模擬驅(qū)動(dòng)器(14)并聯(lián)，該削弱驅(qū)動(dòng)器(114) 用于將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信 號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào) 代表相反的位值，則第二模擬數(shù)據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的；和，輸出端口 (18， 20)，其與主模擬驅(qū)動(dòng)器(14)和削弱模擬 驅(qū)動(dòng)器(114)進(jìn)行信號(hào)通信，該輸出端口 (18， 20)用于疊加第一 模擬數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)，產(chǎn)生得到加強(qiáng)和得到削弱的第一 模擬數(shù)據(jù)信號(hào)之一。
全文摘要
本發(fā)明涉及模擬數(shù)據(jù)信號(hào)的加強(qiáng)和削弱。使用主模擬驅(qū)動(dòng)器(14)，將代表二進(jìn)制數(shù)據(jù)的位值的數(shù)據(jù)信號(hào)轉(zhuǎn)換成第一模擬數(shù)據(jù)信號(hào)。通過(guò)將所述數(shù)據(jù)信號(hào)延遲預(yù)定時(shí)間段并且對(duì)經(jīng)過(guò)延遲的數(shù)據(jù)信號(hào)進(jìn)行反相，從而確定第二數(shù)據(jù)信號(hào)。使用削弱驅(qū)動(dòng)器(114)，將第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成第二模擬數(shù)據(jù)信號(hào)，其中如果所述數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)代表相同的位值，則第二模擬數(shù)據(jù)信號(hào)是與第一模擬數(shù)據(jù)信號(hào)相加的，并且其中如果所述數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)代表相反的位值，則第二模擬數(shù)據(jù)信號(hào)與第一模擬數(shù)據(jù)信號(hào)是相減的。通過(guò)將第一模擬數(shù)據(jù)信號(hào)和第二模擬數(shù)據(jù)信號(hào)疊加在一起來(lái)對(duì)第一模擬數(shù)據(jù)信號(hào)進(jìn)行加強(qiáng)或削弱。
文檔編號(hào)H04L25/03GK101233732SQ200680027432
公開(kāi)日2008年7月30日 申請(qǐng)日期2006年7月26日 優(yōu)先權(quán)日2005年7月26日
發(fā)明者Dc·塞申斯, 埃列·庫(kù)利 申請(qǐng)人:Nxp股份有限公司