應(yīng)用于usb2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器的制造方法
【專利摘要】一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器,所述自適應(yīng)高速驅(qū)動器包括一高速驅(qū)動器、一高速接收器、一高速接收狀態(tài)機、一幅值檢測器、一數(shù)據(jù)總線DP、一數(shù)據(jù)總線DM和一比較電壓VREF,所述高速驅(qū)動器又包括一第一P型場效應(yīng)管MP1、一第二P型場效應(yīng)管MP2、一可變電流源IS、一第一高速驅(qū)動電阻R0和一第二高速驅(qū)動電阻R1,所述高速接收器和所述高速接收狀態(tài)機判斷出所述幅值檢測器的最佳監(jiān)測點,大致判斷出USB傳輸線對數(shù)據(jù)傳輸信號的衰減,再反饋控制所述高速驅(qū)動器,調(diào)整其驅(qū)動電流從而改善所述高速驅(qū)動器的驅(qū)動能力。本實用新型提供的應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器,可以增強USB2.0設(shè)備接口對USB傳輸線的兼容性。
【專利說明】應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器
【技術(shù)領(lǐng)域】
[0001 ] 本實用新型涉及USB接口,具體涉及一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器。
【背景技術(shù)】
[0002]USB接口因為其低成本、高速率等特性,越來越廣泛地應(yīng)用于數(shù)據(jù)傳輸領(lǐng)域。隨著工藝和技術(shù)的進步,USB相關(guān)產(chǎn)品的設(shè)計門限越來越低,這極大地加劇了市場競爭的激烈程度,在適合的性能指標下,最大程度地縮減產(chǎn)品的成本成為USB相關(guān)產(chǎn)品市場競爭中的焦點。
[0003]在USB數(shù)據(jù)傳輸過程中,USB傳輸線的質(zhì)量會影響數(shù)據(jù)傳輸?shù)臏蚀_性,這樣在對傳輸質(zhì)量要求很高的應(yīng)用中,需要連接高質(zhì)量的USB傳輸線,這種傳輸線具有高匹配度、低失真、低損耗等優(yōu)點,但成本較高,不利于縮減USB相關(guān)產(chǎn)品的設(shè)計成本。
[0004]當USB接口驅(qū)動較長的傳輸線時,傳輸線帶來的信號損耗不容忽視,當采用質(zhì)量不高的USB傳輸線時,這種損耗更為嚴重,它可能導(dǎo)致遠端的USB接口無法正確接收數(shù)據(jù)。
【發(fā)明內(nèi)容】
[0005]本實用新型的目的是,提供一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器。在USB2.0接口的數(shù)據(jù)傳輸過程中,采用該驅(qū)動器電路可以實時判斷出經(jīng)過傳輸線衰減后的總線電壓的幅值范圍,自適應(yīng)地調(diào)整高速驅(qū)動器的驅(qū)動能力,從而減弱因傳輸線的損耗對數(shù)據(jù)傳輸質(zhì)量帶來的負面影響。
[0006]本實用新型采用的技術(shù)方案為,一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器,其特征在于:所述自適應(yīng)高速驅(qū)動器包括一高速驅(qū)動器、一高速接收器、一高速接收狀態(tài)機、一幅值檢測器、一數(shù)據(jù)總線DP、一數(shù)據(jù)總線DM和一比較電壓VREF,所述高速驅(qū)動器又包括一第一 P型場效應(yīng)管MP1、一第二 P型場效應(yīng)管MP2、一可變電流源IS、一第一高速驅(qū)動電阻RO和一第二高速驅(qū)動電阻R1,所述高速接收器和所述高速接收狀態(tài)機判斷出所述幅值檢測器的最佳監(jiān)測點,大致判斷出USB傳輸線對數(shù)據(jù)傳輸信號的衰減,再反饋控制所述高速驅(qū)動器,調(diào)整其驅(qū)動電流從而改善所述高速驅(qū)動器的驅(qū)動能力。
[0007]所述高速驅(qū)動器的IA輸入端和IB輸入端為驅(qū)動器的輸入信號,所述高速驅(qū)動器的IC輸出端與所述高速接收器的2B輸入端與所述幅值檢測器的4B輸入端與所述數(shù)據(jù)總線DP相連,所述高速驅(qū)動器的ID輸出端與所述高速接收器的2A輸入端與所述幅值檢測器的4A輸入端與所述數(shù)據(jù)總線DM相連;所述高速接收器的2C輸出端與所述高速接收狀態(tài)機的3A輸入端相連;所述高速接收器的3B輸出端與所述幅值檢測器的4D輸入端相連;所述幅值監(jiān)測器的4C輸入端與所述比較電壓VREF相連,所述幅值檢測器的4E輸出端與所述高速驅(qū)動器的IE輸入端相連。
[0008]所述高速驅(qū)動器的IA輸入端與所述第一 P型場效應(yīng)管MPl的柵極相連,所述高速驅(qū)動器的IB輸入端與所述第二 P型場效應(yīng)管MP2的柵極相連,所述第一 P型場效應(yīng)管MPl的源極與所述第二 P型場效應(yīng)管MP2的源極與所述可變電流源IS的一端相連,所述可變電流源IS的另一端與電源相連,所述第一 P型場效應(yīng)管MPl的漏極與所述第一高速驅(qū)動電阻RO與所述高速驅(qū)動器的ID輸出端相連,所述第二P型場效應(yīng)管MP2的漏極與所述第二高速驅(qū)動電阻Rl與所述高速驅(qū)動器的IC輸出端相連。
[0009]本實用新型提供了 一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器,該電路可以準確判斷出經(jīng)過傳輸線衰減后的總線電壓范圍,然后自適應(yīng)調(diào)整USB2.0設(shè)備接口高速驅(qū)動器的驅(qū)動能力,減弱因傳輸線損耗對數(shù)據(jù)傳輸質(zhì)量帶來的負面影響,增強USB2.0設(shè)備接口對USB傳輸線的兼容性。
【專利附圖】
【附圖說明】
[0010]圖1為本實用新型自適應(yīng)高速驅(qū)動器的電路結(jié)構(gòu)框圖。
[0011]圖2為采用本實用新型自適應(yīng)高速驅(qū)動器的USB2.0設(shè)備接口作為接收端的原理圖。
[0012]圖3為采用本實用新型自適應(yīng)高速驅(qū)動器的USB2.0設(shè)備接口作為發(fā)送端的原理圖。
[0013]圖1中:1.高速驅(qū)動器;2.高速接收器;3.高速接收狀態(tài)機;4.幅值檢測器。
[0014]圖2中,USB2.0設(shè)備接口采用自適應(yīng)高速驅(qū)動器,且作為接收端使用,包括:IS0.USB2.0主機接口中高速驅(qū)動器的驅(qū)動電流;RDIS.USB傳輸線的寄生電阻;RB.USB2.0主機接口中高速驅(qū)動器的驅(qū)動電阻;RA.USB2.0設(shè)備接口中高速驅(qū)動器的驅(qū)動電阻。
[0015]圖3中,USB2.0設(shè)備接口采用自適應(yīng)高速驅(qū)動器,且作為發(fā)送端使用,包括:ISl.USB2.0設(shè)備接口中高速驅(qū)動器的自適應(yīng)驅(qū)動電流;RDIS.USB傳輸線的寄生電阻;RB.USB2.0主機接口中高速驅(qū)動器的驅(qū)動電阻;RA.USB2.0設(shè)備接口中高速驅(qū)動器的驅(qū)動電阻。
【具體實施方式】
[0016]下面結(jié)合附圖和【具體實施方式】對本實用新型作進一步闡述。
[0017]見圖1,本實用新型中的自適應(yīng)高速驅(qū)動器包括:高速驅(qū)動器(I)、一高速接收器(2 )、高速接收狀態(tài)機(3 )、幅值檢測器(4 )、數(shù)據(jù)總線DP、數(shù)據(jù)總線DM和比較電壓VREF,高速驅(qū)動器(I)又包括第一 P型場效應(yīng)管MPl、第二 P型場效應(yīng)管MP2、可變電流源IS、第一高速驅(qū)動電阻RO和第二高速驅(qū)動電阻Rl。
[0018]高速驅(qū)動器(I)的IA輸入端和IB輸入端為驅(qū)動器的輸入信號,高速驅(qū)動器(I)的IC輸出端與高速接收器(2)的2B輸入端與幅值檢測器(2)的4B輸入端與數(shù)據(jù)總線DP相連,高速驅(qū)動器(I)的ID輸出端與高速接收器(2)的2A輸入端與幅值檢測器(4)的4A輸入端與數(shù)據(jù)總線DM相連;高速接收器(2)的2C輸出端與高速接收狀態(tài)機(3)的3A輸入端相連;高速接收器(2)的3B輸出端與幅值檢測器(4)的4D輸入端相連;幅值監(jiān)測器(4)的4C輸入端與比較電壓VREF相連,幅值檢測器(4)的4E輸出端與高速驅(qū)動器(I)的IE輸入端相連。
[0019]高速驅(qū)動器(I)的IA輸入端與第一 P型場效應(yīng)管MPl的柵極相連,高速驅(qū)動器(I)的IB輸入端與第二 P型場效應(yīng)管MP2的柵極相連,第一 P型場效應(yīng)管MPl的源極與第二 P型場效應(yīng)管MP2的源極與電流源IS的一端相連,可變電流源IS的另一端與電源相連,第一P型場效應(yīng)管MPl的漏極與第一高速驅(qū)動電阻RO與高速驅(qū)動器(I)的ID輸出端相連,第二P型場效應(yīng)管MP2的漏極與第二高速驅(qū)動電阻Rl與高速驅(qū)動器(I)的IC輸出端相連。
[0020]高速驅(qū)動器(I)中,可變電流源IS控制第一高速驅(qū)動電阻RO和第二高速驅(qū)動電阻Rl兩端的電壓,其中第一高速驅(qū)動電阻RO的電壓差為VDM,第一高速驅(qū)動電阻Rl的電壓差為VDP,則數(shù)據(jù)總線DP與數(shù)據(jù)總線DM的差分電壓值為Vdiff = Vdp-VdmI =ROXIS,因為RO=Rl。
[0021]本實用新型的核心是幅值檢測器(4),它可以實時監(jiān)測高速接收端接收到的經(jīng)過USB傳輸線衰減后的差分總線電壓,因為USB2.0高速接口處理的是高速信號,因此需要高速接收器(2)為幅值檢測器(4)提供電壓檢測的最佳點。
[0022]因為在USB2.0高速數(shù)據(jù)傳輸過程中,USB2.0主機會向設(shè)備發(fā)送同步包信息,該同步包的包尾為40比特,這樣可以通過高速接收器(2)和高速接收狀態(tài)機(3)判斷出該包尾,在包尾的中間部位進行差分總線電壓采集,并把采集到的差分總線電壓作為電壓檢測點。幅值檢測器(4)判斷電壓檢測點與預(yù)設(shè)比較電壓VREF的差值,將量化后的差值反饋控制高速發(fā)送器(I)中的可變電流源IS,從而實現(xiàn)自適應(yīng)調(diào)整高速發(fā)送器(I)驅(qū)動能力的特性。
[0023]圖2的原理圖中,USB2.0設(shè)備接口采用自適應(yīng)高速驅(qū)動器且作為接收端使用,VAO為USB2.0設(shè)備接口接收端的總線電壓值,VBO為USB2.0主機接口發(fā)送端的總線電壓值。這樣USB2.0設(shè)備接口接收端檢測到的差分總線電壓為
【權(quán)利要求】
1.一種應(yīng)用于USB2.0設(shè)備接口的自適應(yīng)高速驅(qū)動器,其特征在于:所述自適應(yīng)高速驅(qū)動器包括一高速驅(qū)動器、一與所述高速驅(qū)動器相連的高速接收器、一與所述高速驅(qū)動器及所述高速接收器相連的數(shù)據(jù)總線DP、一與所述高速驅(qū)動器及所述高速接收器相連的數(shù)據(jù)總線DM、一與所述高速接收器相連的高速接收狀態(tài)機、一與所述高速接收狀態(tài)機及所述數(shù)據(jù)總線DP及所述數(shù)據(jù)總線DM相連的幅值檢測器、一與所述幅值檢測器相連的比較電壓VREF,所述高速驅(qū)動器又包括一第一 P型場效應(yīng)管MP1、一第二 P型場效應(yīng)管MP2、一可變電流源IS、一第一高速驅(qū)動電阻RO和一第二高速驅(qū)動電阻Rl。
2.如權(quán)利要求1中所述的自適應(yīng)高速驅(qū)動器,其特征在于:所述高速驅(qū)動器的IA輸入端和IB輸入端為驅(qū)動器的輸入信號,所述高速驅(qū)動器的IC輸出端與所述高速接收器的2B輸入端與所述幅值檢測器的4B輸入端與所述數(shù)據(jù)總線DP相連,所述高速驅(qū)動器的ID輸出端與所述高速接收器的2A輸入端與所述幅值檢測器的4A輸入端與所述數(shù)據(jù)總線DM相連;所述高速接收器的2C輸出端與所述高速接收狀態(tài)機的3A輸入端相連;所述高速接收器的3B輸出端與所述幅值檢測器的4D輸入端相連;所述幅值監(jiān)測器的4C輸入端與所述比較電壓VREF相連,所述幅值檢測器的4E輸出端與所述高速驅(qū)動器的IE輸入端相連。
3.如權(quán)利要求1中所述的自適應(yīng)高速驅(qū)動器,其特征在于:所述高速驅(qū)動器的IA輸入端與所述第一 P型場效應(yīng)管MPl的柵極相連,所述高速驅(qū)動器的IB輸入端與所述第二 P型場效應(yīng)管MP2的柵極相連,所述第一 P型場效應(yīng)管MPl的源極與所述第二 P型場效應(yīng)管MP2的源極與所述可變電流源IS的一端相連,所述可變電流源IS的另一端與電源相連,所述第一 P型場效應(yīng)管MPl的漏極與所述第一高速驅(qū)動電阻RO與所述高速驅(qū)動器的ID輸出端相連,所述第二 P型場效應(yīng)管MP2的漏極與所述第二高速驅(qū)動電阻Rl與所述高速驅(qū)動器的IC輸出端相連。
【文檔編號】G06F13/10GK203422738SQ201220739258
【公開日】2014年2月5日 申請日期:2012年12月28日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】不公告發(fā)明人 申請人:成都銳成芯微科技有限責任公司