專利名稱：傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種傳輸系統(tǒng)，特別是有關(guān)于一種可編程(programmable) 延遲時(shí)間的傳輸系統(tǒng)。
背景技術(shù)：
在系統(tǒng)芯片(system on chip)中，通常都會附加傳送裝置，以進(jìn)行系統(tǒng) 通信。 一般常見的傳送裝置為通用異步收發(fā)器(Universal Asynchronous Receiver/ Transmitter;以下簡稱UART)。在機(jī)頂盒(Set Top Box; STB)的 系統(tǒng)芯片中，UART常被應(yīng)用在條件接收(Conditional Access; CA)系統(tǒng)中， 作為智能卡(smart card、〖C card、 7816 card)的控制器。在此系統(tǒng)中，若使用非先入先出(First-In First-Out; FIFO)模式進(jìn)行 數(shù)據(jù)傳輸時(shí)，很容易發(fā)生系統(tǒng)數(shù)據(jù)消耗大、中斷多等缺點(diǎn)。若使用先入先出 模式時(shí)，智能卡通常要求在UART在發(fā)送數(shù)據(jù)時(shí)，需在兩字節(jié)之間具有一固定 的間隔時(shí)間。然而在公知的字節(jié)中，每一字節(jié)可具有一個(gè)或二個(gè)停止位。因此在字節(jié) 之間的間隔時(shí)間為一個(gè)或二個(gè)停止位的持續(xù)時(shí)間。智能卡要求的間隔時(shí)間通 常大于二個(gè)停止位的持續(xù)時(shí)間。公知的解決方式是利用軟件來控制兩位組之間的間隔時(shí)間。然而，當(dāng)中 央處理器(CPU)為繁忙的狀態(tài)，或是在發(fā)送的數(shù)據(jù)特別多的狀況下，很容易造 成兩字節(jié)之間的間隔時(shí)間過長，使得智能卡發(fā)生超時(shí)(timeout),因而導(dǎo)致解
錯(cuò)誤等問題。發(fā)明內(nèi)容為解決目前現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供一種傳輸系統(tǒng)，包 括一接收裝置以及一傳送裝置。傳送裝置用以傳送一第一及第二數(shù)據(jù)傳送給 接收裝置，并包括一緩存單元、 一儲存單元以及一傳輸單元。緩存單元用以 儲存一停止值。儲存單元儲存一第一數(shù)據(jù)以及一第二數(shù)據(jù)。傳輸單元采集第 一數(shù)據(jù)傳送給一接收裝置，并且根據(jù)停止值，等待一預(yù)設(shè)時(shí)間后，再采集第 二數(shù)據(jù)傳送給接收裝置。


圖1為本發(fā)明的傳輸系統(tǒng)示意圖,圖2為數(shù)據(jù)D,及D2的傳輸格式。 圖3為傳輸單元的一可能實(shí)施例, 符號說明12:接收裝置； 142:緩存單元； 146:傳輸單元；20 29 34 38啟始位； 同位位； 字節(jié)計(jì)數(shù)器; 控制器。14:傳送裝置； 144:儲存單元； 148:時(shí)鐘產(chǎn)生器； 21-28:數(shù)據(jù)位； 32:位計(jì)數(shù)器； 36:延遲計(jì)數(shù)器；具體實(shí)施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下丈特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下圖1為本發(fā)明的傳輸系統(tǒng)示意圖。如圖所示，傳輸系統(tǒng)10包括接收裝置 12以及傳送裝置14。傳送裝置14傳送數(shù)據(jù)給接收裝置12,并可控制兩數(shù)據(jù) 之間的間隔時(shí)間。在本實(shí)施例中，傳送裝置14為一通用異步收發(fā)器，以異步 方式傳送數(shù)據(jù)D,及D2給接收裝置12,其中數(shù)據(jù)D,及DJ司的間隔時(shí)間是可被控 制的。傳送裝置14包括緩存單元142、儲存單元144以及傳輸單元146。緩存 單元142儲存一停止值Ss。儲存單元144儲存數(shù)據(jù)D,及D2。傳輸單元146采 集數(shù)據(jù)D^專送給接收裝置12，并且根據(jù)停止值Ss，等待一預(yù)設(shè)時(shí)間后，再采 集數(shù)據(jù)D2傳送給接收裝置12。圖2為數(shù)據(jù)D,及02的傳輸格式。數(shù)椐D,及02均包括一啟始位(start bit) 20、凄t據(jù)位(data bits) 21 ~ 28以及一同位位(parity bit) 29。本發(fā)明并 不限制數(shù)據(jù)位的數(shù)量，在本實(shí)施例中，數(shù)據(jù)D,及02的數(shù)據(jù)位均為八個(gè)位。在 數(shù)據(jù)D,及D2中，每一位的持續(xù)時(shí)間T均相同。圖3為傳輸單元的一可能實(shí)施例。傳輸單元146包括，位計(jì)數(shù)器32、字 節(jié)計(jì)數(shù)器34、延遲計(jì)數(shù)器36以及控制器38。位計(jì)數(shù)器32根據(jù)時(shí)鐘信號Sc"開始計(jì)數(shù)。在本實(shí)施例中，時(shí)鐘信號SCIK 是由一時(shí)鐘產(chǎn)生器148所產(chǎn)生。當(dāng)位計(jì)數(shù)器32計(jì)數(shù)至一第一默認(rèn)值時(shí)，則輸 出位觸發(fā)信號Sn給字節(jié)計(jì)數(shù)器34以及控制器38。當(dāng)控制器38接收到位觸發(fā) 信號Sn時(shí)，則開始接收數(shù)據(jù)D,的啟始位20。在本實(shí)施例中，位計(jì)數(shù)器32計(jì)數(shù)至第一默認(rèn)值的時(shí)間等于數(shù)據(jù)D,的單一 位的持續(xù)時(shí)間T。因此，當(dāng)控制器38接收完數(shù)據(jù)D,的啟始位20時(shí)，位計(jì)數(shù)器 32會再次輸出位觸發(fā)信號ST1，使得控制器38繼續(xù)采集數(shù)椐D,的數(shù)據(jù)位21，
并將數(shù)據(jù)D,的啟始位2 0輸出至接收裝置14 。在位計(jì)數(shù)器32輸出位觸發(fā)信號Sn時(shí)，字節(jié)計(jì)數(shù)器34根據(jù)位觸發(fā)信號ST, 開始計(jì)數(shù)。當(dāng)字節(jié)計(jì)數(shù)器34計(jì)數(shù)至一第二默認(rèn)值時(shí)，則輸出字節(jié)觸發(fā)信號Sn， 用以觸發(fā)延遲計(jì)數(shù)器36，并使控制器38停止采集儲存單元144中的數(shù)據(jù)。在本實(shí)施例中，字節(jié)計(jì)數(shù)器34計(jì)數(shù)到第二默認(rèn)值的時(shí)間等于數(shù)據(jù)D,的總 時(shí)間IOT。當(dāng)字節(jié)計(jì)數(shù)器34計(jì)數(shù)到第二默認(rèn)值時(shí)，由于控制器38已采集完數(shù) 據(jù)D,的所有位，并已將數(shù)椐D,傳送至接收裝置12，因此暫?？刂破?8的采 集動作。在字節(jié)計(jì)數(shù)器34輸出字節(jié)觸發(fā)信號St2后，延遲計(jì)數(shù)器36開始計(jì)數(shù)。當(dāng) 延遲計(jì)數(shù)器36計(jì)數(shù)至一第三默認(rèn)值時(shí)，則輸出延遲觸發(fā)信號ST3,使得控制器 38開始采集儲存單元144中的數(shù)據(jù)D2。在本實(shí)施例中，當(dāng)控制器38接收到字節(jié)觸發(fā)信號Sn時(shí)，則會暫存采集儲 存單元144;當(dāng)控制器38接收到延遲觸發(fā)信號st3時(shí)，則會開始采集儲存單元 144。因此，延遲計(jì)數(shù)器36計(jì)數(shù)至第三默認(rèn)值的時(shí)間等于控制器38暫停的時(shí) 間。由于傳輸單元146可編程兩數(shù)據(jù)之間的間隔時(shí)間，以符合智能卡的要求， 并且無需軟件計(jì)時(shí)，因而降低系統(tǒng)的資源消耗，同時(shí)也避免了中央處理器因 繁忙而來不及將數(shù)據(jù)發(fā)送至傳送裝置14，而造成智能卡超時(shí)的問題。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何 熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作少許的更動與潤飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種傳輸系統(tǒng)，包括一接收裝置；以及一傳送裝置，用以將一第一及第二數(shù)據(jù)傳送給該接收裝置，該傳送裝置包括一緩存單元，用以儲存一停止值；一儲存單元，儲存該第一及第二數(shù)據(jù)；以及一傳輸單元，采集該第一數(shù)據(jù)并傳送給該接收裝置，并且根據(jù)該停止值，等待一預(yù)設(shè)時(shí)間后，再采集該第二數(shù)據(jù)并傳送給該接收裝置。
2. 如權(quán)利要求1所述的傳輸系統(tǒng)，其中該第一及第二數(shù)據(jù)均具有十位。
3. 如權(quán)利要求2所述的傳輸系統(tǒng)，其中所述多個(gè)位包括， 一啟始位、八 數(shù)據(jù)位以及一同位位。
4. 如權(quán)利要求2所述的傳輸系統(tǒng)，還包括一時(shí)鐘產(chǎn)生器，用以產(chǎn)生一時(shí) 鐘信號。
5. 如權(quán)利要求4所述的傳輸系統(tǒng)，其中該傳輸單元，包括 一控制器，先采集該第一數(shù)據(jù)的所述多個(gè)位傳送給該接收裝置； 一位計(jì)數(shù)器，當(dāng)該控制器采集到該第一數(shù)據(jù)的一位時(shí)，則根據(jù)該時(shí)鐘信號開始計(jì)數(shù)，當(dāng)計(jì)數(shù)至一第一默認(rèn)值時(shí)，則輸出一位觸發(fā)信號；一字節(jié)計(jì)數(shù)器，根據(jù)該位觸發(fā)信號開始計(jì)數(shù)，當(dāng)計(jì)數(shù)至一第二默認(rèn)值時(shí)，則輸出一字節(jié)觸發(fā)信號；以及一延遲計(jì)數(shù)器，根據(jù)該字節(jié)觸發(fā)信號開始計(jì)數(shù)，當(dāng)計(jì)數(shù)至該停止值時(shí)，則輸出一延遲觸發(fā)信號傳送給該控制器，使其開始采集該第二數(shù)據(jù)的所述多個(gè)位。
6. 如權(quán)利要求5所述的傳輸系統(tǒng)，其中該控制器是以一異步方式傳送該 第一及第二數(shù)據(jù)。
7. 如權(quán)利要求6所述的傳輸系統(tǒng)，其中當(dāng)該字節(jié)計(jì)數(shù)器輸出該位觸發(fā)信 號時(shí)，則該控制器提供所采集到的該位傳送給該接收裝置。
8. 如權(quán)利要求6所述的傳輸系統(tǒng)，其中該傳送裝置為一通用異步收發(fā)器。
9. 如權(quán)利要求6所述的傳輸系統(tǒng)，其中該延遲計(jì)數(shù)器計(jì)數(shù)至該停止值的 時(shí)間等于該預(yù)設(shè)時(shí)間。
全文摘要
一種傳輸系統(tǒng)包括一接收裝置以及一傳送裝置。傳送裝置用以傳送一第一及第二數(shù)據(jù)給接收裝置，并包括一緩存單元、一儲存單元以及一傳輸單元。緩存單元用以儲存一停止值。儲存單元儲存一第一數(shù)據(jù)以及一第二數(shù)據(jù)。傳輸單元采集第一數(shù)據(jù)傳送給一接收裝置，并且根據(jù)停止值，等待一預(yù)設(shè)時(shí)間后，再采集第二數(shù)據(jù)傳送給接收裝置。
文檔編號H04L1/00GK101119179SQ20061010835
公開日2008年2月6日 申請日期2006年8月2日 優(yōu)先權(quán)日2006年8月2日
發(fā)明者睿 揚(yáng), 謝武洪 申請人:揚(yáng)智科技股份有限公司