專利名稱：通道服務(wù)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型提供一種通道服務(wù)器，屬于微機(jī)自動(dòng)化通訊技術(shù)領(lǐng)域。
背景技術(shù)：
隨著信息時(shí)代的到來(lái)，計(jì)算機(jī)、網(wǎng)絡(luò)、通信等技術(shù)廣泛應(yīng)用于電力系統(tǒng)領(lǐng)域，變電站的自動(dòng)化水平大大提高，隨之而來(lái)的是變電站的設(shè)備大量增加，并且這些設(shè)備大多是由多個(gè)廠家生產(chǎn)的，而每個(gè)設(shè)備的信息都要傳送到調(diào)度中心，由于每個(gè)變電站的通道是有限的，一般情況下，每個(gè)變電站僅有一個(gè)通道，并且這個(gè)通道是為RTU準(zhǔn)備的。雖然RTU具有轉(zhuǎn)發(fā)功能，但也存在著多種限制，并且不同廠家的設(shè)備還存在配合和接口問(wèn)題。因此，變電站的通信問(wèn)題，提到了日程上來(lái)。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種能克服上述問(wèn)題、能解決單通道多設(shè)備通訊問(wèn)題的通道服務(wù)器。其技術(shù)內(nèi)容為一種通道服務(wù)器，其特征在于包括中央處理模塊、串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊，其中中央處理模塊包括中央處理器D1、地址鎖存器D2和地址譯碼器D3，中央處理器D1的P0口經(jīng)數(shù)據(jù)線分別接串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊的數(shù)據(jù)端，地址鎖存器D2的輸出端18腳、19腳接串口通道模塊，地址譯碼器D3的輸出端分別接串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊的片選端，串口通道模塊的發(fā)送、接收端接外界通信電纜。
所述的通道服務(wù)器，串口通道模塊包括兩個(gè)串行擴(kuò)展芯片D4～5、兩個(gè)或非門(mén)D6～7、光耦隔離器D81～D86、電平轉(zhuǎn)換電路D9～10、擴(kuò)展定時(shí)器D11和分頻器D12，其中串行擴(kuò)展芯片D4～5采用8251芯片，其數(shù)據(jù)線D0～7接中央處理器D1的P0口，其發(fā)送準(zhǔn)備就緒信號(hào)端15腳、接收準(zhǔn)備就緒信號(hào)端14腳對(duì)應(yīng)經(jīng)或非門(mén)D6～7接中央處理器D1的外部中斷端12腳、13腳，兩個(gè)串行擴(kuò)展芯片的復(fù)位端21腳接中央處理器D1的復(fù)位端9腳，其時(shí)鐘端20腳和擴(kuò)展定時(shí)器D11的時(shí)鐘端9腳、15腳、18腳接分頻器D12的輸出端5腳，分頻器D12的輸入端1腳接中央處理器D1的時(shí)鐘端18腳，且兩個(gè)串行擴(kuò)展芯片D4～5的發(fā)送時(shí)鐘端15腳、接收時(shí)鐘端14腳對(duì)應(yīng)接擴(kuò)展定時(shí)器D11的時(shí)鐘輸出端10腳、13腳，兩個(gè)串行擴(kuò)展芯片D4～5的地址線12腳接地址鎖存器D2的輸出端19腳，擴(kuò)展定時(shí)器D11的地址線19腳、20腳對(duì)應(yīng)接地址鎖存器D2的輸出端19腳、18腳，串行擴(kuò)展芯片D4的發(fā)送端19腳接光耦隔離器D83的輸入端3腳，其接收端3腳接光耦隔離器D84的輸出端6腳，串行擴(kuò)展芯片D5的發(fā)送端19腳接光耦隔離器D85的輸入端3腳，其接收端3腳接光耦隔離器D86的輸出端6腳，光耦隔離器D81的輸入端3腳接中央處理器D1的輸出端11腳，光耦隔離器D82的輸出端6腳接中央處理器D1的輸出端10腳，光耦隔離器D81的輸出端6腳與光耦隔離器D82的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D9的輸入端10腳、輸出端9腳，光耦隔離器D83的輸出端6腳與光耦隔離器D84的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端10腳、輸出端9腳，光耦隔離器D85的輸出端6腳與光耦隔離器D86的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端11腳、輸出端12腳，電平轉(zhuǎn)換電路D9～10的對(duì)外輸出、輸入端經(jīng)插座COM1～3接外界通信設(shè)備、通信電纜。
所述的通道服務(wù)器，每個(gè)通訊參數(shù)設(shè)置模塊包括撥碼開(kāi)關(guān)S、電阻排RP、鎖存器U和與門(mén)J，其中撥碼開(kāi)關(guān)S一端接地，另一端接鎖存器U輸入端、經(jīng)電阻排RP接+5V，鎖存器U的輸出端接數(shù)據(jù)驅(qū)動(dòng)總線，其使能端E接與門(mén)J的輸出端，與門(mén)J的一輸入端RD接中央處理器D1的讀信號(hào)端17腳，另一輸入端CS接地址譯碼器D3的輸出端。
所述的通道服務(wù)器，地址譯碼器D3的輸入端1、2、3腳對(duì)應(yīng)接中央處理器D1的地址總線A8～10，其輸出端15～10腳接通訊參數(shù)設(shè)置模塊中與門(mén)J的輸入端、擴(kuò)展定時(shí)器D11的片選端21腳和串行擴(kuò)展芯片D4～5的片選端11腳。
其工作原理為兩個(gè)(或多個(gè))設(shè)備的通訊口接至串口通道模塊的輸入端，由中央處理模塊將接收的數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)由串口通道模塊的輸出端經(jīng)通訊電纜接至遠(yuǎn)端服務(wù)器的輸入口，遠(yuǎn)端服務(wù)器的兩個(gè)(或多個(gè))輸出口通過(guò)解碼又恢復(fù)為始端的設(shè)備通訊口狀態(tài)，從而完成了單通道多設(shè)備的通訊問(wèn)題。它只需將兩套通道服務(wù)器接在單通道的兩端，就可將單通道變?yōu)椤皽?zhǔn)”多通道，實(shí)現(xiàn)多設(shè)備的通訊問(wèn)題，該方式不需對(duì)原有的軟硬件設(shè)備作任何變動(dòng)。


圖1是本實(shí)用新型的工作原理框圖；
圖2是圖1所示實(shí)施例中中央處理模塊、地址鎖存器及地址譯碼器的電路圖；圖3是圖1所示實(shí)施例中串口通道模塊的電路圖；圖4是圖1所示實(shí)施例中多個(gè)通訊參數(shù)設(shè)置模塊的電路圖具體實(shí)施方式
中央處理器D1的時(shí)鐘端18、19腳接晶振電路，串行擴(kuò)展芯片D4～5采用8251芯片，其數(shù)據(jù)線D0～7接中央處理器D1的P0口，其發(fā)送準(zhǔn)備就緒信號(hào)端15腳、接收準(zhǔn)備就緒信號(hào)端14腳對(duì)應(yīng)經(jīng)或非門(mén)D6～7接中央處理器D1的外部中斷端12腳、13腳，兩個(gè)串行擴(kuò)展芯片D4～5的復(fù)位端21腳接中央處理其D1的復(fù)位端9腳，其時(shí)鐘端20腳和擴(kuò)展定時(shí)器D11的時(shí)鐘端9腳、15腳、18腳接分頻器D12的輸出端5腳，分頻器D12的輸入端1腳接中央處理器D1的時(shí)鐘端18腳，且兩個(gè)串行擴(kuò)展芯片D4～5的發(fā)送時(shí)鐘端15腳、接收時(shí)鐘端14腳對(duì)應(yīng)接擴(kuò)展定時(shí)器D11的時(shí)鐘輸出端10腳、13腳，兩個(gè)串行擴(kuò)展芯片D4～5的地址線12腳接地址鎖存器D2的輸出端19腳，擴(kuò)展定時(shí)器D11的地址線19腳、20腳對(duì)應(yīng)接地址鎖存器D2的輸出端19腳、18腳，串行擴(kuò)展芯片D4的發(fā)送端19腳接光耦隔離器D83的輸入端3腳，其接收端3腳接光耦隔離器D84的輸出端6腳，串行擴(kuò)展芯片D5的發(fā)送端19腳接光耦隔離器D85的輸入端3腳，其接收端3腳接光耦隔離器D86的輸出端6腳，光耦隔離器D81的輸入端3腳接中央處理器D1的輸出端11腳，光耦隔離器D82的輸出端6腳接中央處理器D1的輸出端10腳，光耦隔離器D81的輸出端6腳與光耦隔離器D82的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D9的輸入端10腳、輸出端9腳，光耦隔離器D83的輸出端6腳與光耦隔離器D84的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端10腳、輸出端9腳，光耦隔離器D85的輸出端6腳與光耦隔離器D86的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端11腳、輸出端12腳，電平轉(zhuǎn)換電路D9～10的對(duì)外輸出、輸入端經(jīng)插座COM1～3接外界通信設(shè)備、通信電纜。撥碼開(kāi)關(guān)S1～3的一端接地，另一端對(duì)應(yīng)接鎖存器U1～3輸入端、對(duì)應(yīng)經(jīng)電阻排RP1～3接+5V，鎖存器U1～3的輸出端接數(shù)據(jù)驅(qū)動(dòng)總線，其使能端E接與門(mén)J1～3的輸出端，與門(mén)J1～3的一輸入端RD接中央處理器D1的讀信號(hào)端17腳，另一輸入端CS1～3接地址譯碼器D3的輸出端15～13腳，地址譯碼器D3的輸入端1、2、3腳對(duì)應(yīng)接中央處理器D1的地址總線21～23，其輸出端12～10腳對(duì)應(yīng)接擴(kuò)展定時(shí)器D11的片選端21腳和串行擴(kuò)展芯片D4～5的片選端11腳。
權(quán)利要求1.一種通道服務(wù)器，其特征在于包括中央處理模塊、串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊，其中中央處理模塊包括中央處理器D1、地址鎖存器D2和地址譯碼器D3，中央處理器D1的P0口經(jīng)數(shù)據(jù)線分別接串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊的數(shù)據(jù)端，地址鎖存器D2的輸出端18腳、19腳接串口通道模塊，地址譯碼器D3的輸出端分別接串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊的片選端，串口通道模塊的發(fā)送、接收端接外界通信電纜。
2.如權(quán)利要求1所述的通道服務(wù)器，其特征在于串口通道模塊包括兩個(gè)串行擴(kuò)展芯片D4～5、兩個(gè)或非門(mén)D6～7、光耦隔離器D81～D86、電平轉(zhuǎn)換電路D9～10、擴(kuò)展定時(shí)器D11和分頻器D12，其中串行擴(kuò)展芯片D4～5采用8251芯片，其數(shù)據(jù)線D0～7接中央處理器D1的P0口，其發(fā)送準(zhǔn)備就緒信號(hào)端15腳、接收準(zhǔn)備就緒信號(hào)端14腳對(duì)應(yīng)經(jīng)或非門(mén)D6～7接中央處理器D1的外部中斷端12腳、13腳，兩個(gè)串行擴(kuò)展芯片的復(fù)位端21腳接中央處理器D1的復(fù)位端9腳，其時(shí)鐘端20腳和擴(kuò)展定時(shí)器D11的時(shí)鐘端9腳、15腳、18腳接分頻器D12的輸出端5腳，分頻器D12的輸入端1腳接中央處理器D1的時(shí)鐘端18腳，且兩個(gè)串行擴(kuò)展芯片D4～5的發(fā)送時(shí)鐘端15腳、接收時(shí)鐘端14腳對(duì)應(yīng)接擴(kuò)展定時(shí)器D11的時(shí)鐘輸出端10腳、13腳，兩個(gè)串行擴(kuò)展芯片D4～5的地址線12腳接地址鎖存器D2的輸出端19腳，擴(kuò)展定時(shí)器D11的地址線19腳、20腳對(duì)應(yīng)接地址鎖存器D2的輸出端19腳、18腳，串行擴(kuò)展芯片D4的發(fā)送端19腳接光耦隔離器D83的輸入端3腳，其接收端3腳接光耦隔離器D84的輸出端6腳，串行擴(kuò)展芯片D5的發(fā)送端19腳接光耦隔離器D85的輸入端3腳，其接收端3腳接光耦隔離器D86的輸出端6腳，光耦隔離器D81的輸入端3腳接中央處理器D1的輸出端11腳，光耦隔離器D82的輸出端6腳接中央處理器D1的輸出端10腳，光耦隔離器D81的輸出端6腳與光耦隔離器D82的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D9的輸入端10腳、輸出端9腳，光耦隔離器D83的輸出端6腳與光耦隔離器D84的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端10腳、輸出端9腳，光耦隔離器D85的輸出端6腳與光耦隔離器D86的輸入端3腳對(duì)應(yīng)接電平轉(zhuǎn)換電路D10的輸入端11腳、輸出端12腳，電平轉(zhuǎn)換電路D9～10的對(duì)外輸出、輸入端經(jīng)插座COM1～3接外界通信設(shè)備、通信電纜。
3.如權(quán)利要求1所述的通道服務(wù)器，其特征在于每個(gè)通訊參數(shù)設(shè)置模塊包括撥碼開(kāi)關(guān)S、電阻排RP、鎖存器U和與門(mén)J，其中撥碼開(kāi)關(guān)S一端接地，另一端接鎖存器U輸入端、經(jīng)電阻排RP接+5V，鎖存器U的輸出端接數(shù)據(jù)驅(qū)動(dòng)總線，其使能端E接與門(mén)J的輸出端，與門(mén)J的一輸入端RD接中央處理器D1的讀信號(hào)端17腳，另一輸入端CS接地址譯碼器D3的輸出端。
4.如權(quán)利要求1所述的通道服務(wù)器，其特征在于地址譯碼器D3的輸入端1、2、3腳對(duì)應(yīng)接中央處理器D1的地址總線A8～10，其輸出端15～10腳接通訊參數(shù)設(shè)置模塊中與門(mén)J的輸入端、擴(kuò)展定時(shí)器D11的片選端21腳和串行擴(kuò)展芯片D4～5的片選端11腳。
專利摘要本實(shí)用新型提供一種通道服務(wù)器，其特征在于包括中央處理模塊、串口通道模塊和多個(gè)通訊參數(shù)設(shè)置模塊，其中中央處理模塊包括中央處理器D
文檔編號(hào)H04B3/54GK2659033SQ200320106280
公開(kāi)日2004年11月24日 申請(qǐng)日期2003年10月18日 優(yōu)先權(quán)日2003年10月18日
發(fā)明者李學(xué)鷺, 趙建梅, 韓長(zhǎng)志, 相秀朋, 曲連昌, 姜志海 申請(qǐng)人:淄博中瑞電氣有限公司