專利名稱：高速串行鏈路的無源阻抗均衡的制作方法
高速串行鏈路的無源阻抗均衡
背景技術(shù)：
這些突變點可能導(dǎo)致發(fā)射設(shè)備和接收設(shè)備之間的阻抗失配。阻抗失 配可能會造成功率反射，因此降低接收機接收的功率量，從而限制數(shù)據(jù)速 率。阻抗可以是隨頻率而變的復(fù)阻抗。因此，發(fā)射機和接收機之間的阻抗 失配可以在一定的頻率范圍內(nèi)變化。很多寬帶系統(tǒng)工作在很寬范圍的頻率 上，因此這些復(fù)阻抗失配可能會影響這些系統(tǒng)的運行。阻抗失配會對高速 串行鏈路(例如，8英寸桌面串行鏈路、20英尺服務(wù)器通道)上的數(shù)據(jù)速 率構(gòu)成限制。


00051通過說明書的詳細說明，不同實施例的特色和優(yōu)點將變得顯而易見，
其中
00061圖1A-C根據(jù)一個實施例描繪了兩個集成電路在一張電路板上的舉 例連接和它們之間存在的阻抗失配；
[0007圖2根據(jù)一個實施例描繪了發(fā)射機和接收機之間的連接中使用的阻 抗匹配網(wǎng)絡(luò)的舉例示意[0008圖3根據(jù)一個實施例描繪了舉例說明性的跡線，其中形成有步進式 阻抗變換器；
[0009圖4根據(jù)一個實施例描繪了發(fā)射機的舉例說明性的輸出阻抗選擇電 路；
0010圖5根據(jù)一個實施例描繪了接收機的舉例說明性的輸入阻抗選擇電 路；
[00111圖6根據(jù)一個實施例描繪了高速串行鏈路中使用的無源阻抗匹配網(wǎng) 絡(luò)和有源阻抗選擇電路的舉例示意00121圖7根據(jù)一個實施例描繪了電路板之間的舉例說明性的連接； [0013圖8根據(jù)一個實施例描繪了電路板之間的連接中使用的阻抗匹配網(wǎng) 絡(luò)的舉例示意圖。
具體實施例方式
[00141圖1A描繪了兩個集成電路在一張電路板上的舉例連接。使用電路 板115上的傳導(dǎo)(金屬)跡線110，發(fā)射機100和接收機105可以相互連接 起來。發(fā)射機和接收機之間的連接可以是出于任何原因相互進行通信的集 成電路(IC)的組合(例如，處理器-處理器、處理器-存儲器、存儲器-處 理器)。跡線110可以是微帶線、帶狀線或耦合傳輸線。發(fā)射機100和接收 機105可以包括硅管芯120，如倒裝片管芯，其借助凸塊130連接到封裝殼 125。封裝殼125可以使用引腳柵格陣列(PGA)焊球135或者通過平面柵 格陣列(LGA)插槽連接到底板115。封裝殼125可包括過孔和跡線140。 過孔和跡線140可以把合適的凸塊130和焊球135連接起來，從而在管芯 120和底板115之間提供合適的連接。由此，跡線110可以在發(fā)射機100和 接收機105提供合適的連接。
[0015圖1B描繪了發(fā)射機100和接收機105之間理想連接(跡線110)的 示意圖。該連接沒有突變點，故跡線110也沒有損耗(例如，無損的50歐 姆微帶)。但是，在實際系統(tǒng)中，發(fā)射機100和接收機105之間往往存在突變點。
[0016圖1C描繪了發(fā)射機100和接收機105之間具有突變點的連接(跡 線IIO)的示意圖。這些突變點可包括凸塊電容、焊盤電容、片上電容(有 源器件、驅(qū)動器、接收機和ESD保護電路)、互連轉(zhuǎn)變部位(例如，連接器) 和跡線的電感。發(fā)射機100和接收機105的突變點在圖中均被顯示成焊盤 的電容(Cpad)、跡線的電感(L旨e)和底板的電容(CpB)。各種發(fā)射機突 變點以及有源器件的輸入/輸出阻抗和互連線的特征阻抗， 一起構(gòu)成了發(fā)射 機的阻抗(Ztx)。各種接收機突變點構(gòu)成了接收機的阻抗(Zrx)。阻抗Ztx、 ZRx中的不匹配會導(dǎo)致不同接口中的功率反射160。也就是說，從發(fā)射機發(fā)
往接收機的數(shù)據(jù)可能會反射回到發(fā)射機，或者，可能會丟失。跡線可以是 有損耗的50歐姆微帶線。
[0017對于串行傳輸數(shù)據(jù)來說，我們的目標是在指定的頻率范圍內(nèi)減少功 率反射和提高功率傳輸。為了提高功率傳輸和減少功率反射，可以在一個 或多個已知的突變部位處利用阻抗匹配網(wǎng)絡(luò)，來調(diào)整多個頻率上的復(fù)阻抗。 除了提供最高功率傳輸外，匹配網(wǎng)絡(luò)還應(yīng)該提供線性相位響應(yīng)(或等效于
恒定組延遲)，以降低碼間串擾(ISI)。
[0018圖2描繪了發(fā)射機和接收機之間的連接中使用的阻抗匹配網(wǎng)絡(luò)的舉 例示意圖。發(fā)射機200具有管芯-封裝殼突變點205，這是由管芯上的ESD 保護電路和管芯上的有源電路、管芯-封裝殼連接的至少一部分造成的。管 芯-封裝殼突變點205可以是隨頻率變化而變化的復(fù)阻抗。發(fā)射機200還可 能具有封裝殼-底板突變點210，這是由于封裝殼-底板的連接造成的。如圖 所示，封裝殼-底板突變點210包括電容和電感的組合。接收機220也可能 具有管芯-封裝殼突變點225和封裝殼-底板突變點230。發(fā)射機200和接收 機220可以使用底板上的跡線240相連。 一般計算機或服務(wù)器的典型跡線 是50歐姆的跡線。可以把跡線繪制成單線或差分對(耦合傳輸線)。 [0019阻抗匹配網(wǎng)絡(luò)250、 255可以分別設(shè)在管芯-封裝殼突變點205、 225 旁邊，以調(diào)整在那里產(chǎn)生的復(fù)阻抗。阻抗匹配網(wǎng)絡(luò)250、 255可以分別位于 發(fā)射機和接收機封裝殼內(nèi)。阻抗匹配網(wǎng)絡(luò)260、 265可以分別設(shè)在封裝殼-底板突變點210、230旁邊，以調(diào)整在那里產(chǎn)生的復(fù)阻抗。阻抗匹配網(wǎng)絡(luò)260、 265可以分別位于發(fā)射機和接收機接線附近的底板上。阻抗匹配網(wǎng)絡(luò)250、 255、 260、 265可由步進式阻抗變換器組成。步進式阻抗變換器可以針對不 同頻率提供不同量的阻抗，從而在發(fā)射機和接收機之間實現(xiàn)不同頻率的阻 抗匹配。步進式阻抗變換器是無源器件，其在高速串行鏈路中可以實現(xiàn)阻 抗突變點的模擬均衡。
0020步進式阻抗變換器可以實現(xiàn)在發(fā)射機和接收機的封裝殼上和底板上 已有的跡線內(nèi)。如果在已有的跡線中實現(xiàn)步進式阻抗變換器，則無須改動 現(xiàn)有的封裝殼/底板設(shè)計方法或技術(shù)。如果利用封裝殼跡線中的步進式阻抗 變換器，則無須在管芯上形成高Q電感器或有其它特殊要求(數(shù)字CMOS 工藝)，即可解決阻抗失配。使用封裝殼上己投入使用的布線層(跡線)是 一種比較經(jīng)濟的解決方案。
[0021圖3描繪了舉例說明性的跡線300，其中形成有步進式阻抗變換器 310。跡線300可以是微帶線、帶狀線或耦合傳輸線。對于介電常數(shù)、損耗 因數(shù)、跡線厚度、地平面上高度的特定組合，個人計算機或服務(wù)器中使用 的典型跡線的寬度可提供50歐姆的阻抗。步進式阻抗變換器310可包括不 同寬度的跡線，其中，寬度決定了阻抗。跡線越寬，阻抗就越低；跡線越
窄，阻抗就越高。不同寬度的截面越多，阻抗值變化就越大，從而在不同
頻率上阻抗匹配的粒度就越細。步進式阻抗變換器310中提供的不同阻抗 可以通過經(jīng)驗或分析來確定。除了寬度之外，還可以選擇匹配網(wǎng)絡(luò)中各段 的長度，以提供預(yù)期的頻率響應(yīng)。
[00221由于步進式阻抗變換器310是使用經(jīng)驗參數(shù)(例如、厚度、介電常 數(shù)、損耗因數(shù)等)建模而成的，所以，有可能存在建模誤差。為了克服這 些可能的建模誤差，可以偏置發(fā)射機和/或接收機的管芯上的有源電路，并 為其打造合適的尺寸，以提供特定的輸入/輸出阻抗，從而使步進式阻抗變 換器310可實現(xiàn)合適的匹配。
0023圖4舉例說明了發(fā)射機的輸出阻抗選擇電路400。選擇電路400包 括數(shù)模轉(zhuǎn)換器(DAC) 410、晶體管420、發(fā)射機驅(qū)動器430、電阻器440 和晶體管450。 DAC 410從管芯460上的控制電路接收偏置電流，然后把這 些偏置電流轉(zhuǎn)換成模擬信號，以提供給晶體管420的柵極。發(fā)射機的輸出 阻抗可以通過改變穿過DAC 410的偏置電流來進行調(diào)整。偏置電流可用來 校準阻抗匹配網(wǎng)絡(luò)中的任何建模誤差，或者用來糾正由于工藝、電壓或溫 度(PVT)變化而造成的任何發(fā)射機阻抗變化。管芯還可以包括有助于調(diào)整 偏置電流(DAC設(shè)置)的比特差錯測量單元和反饋環(huán)路。 [0024圖5舉例說明了接收機的輸入阻抗選擇電路500。選擇電路500包 括數(shù)模轉(zhuǎn)換器(DAC) 510、晶體管520和驅(qū)動器530。 DAC510從接收機 管芯540上的控制電路接收偏置電流，然后把這些偏置電流轉(zhuǎn)換成模擬信 號，以提供給晶體管520的柵極。晶體管520是寬帶的共柵極前端，對于 輸入阻抗1/晶體管跨導(dǎo)(gm)，其被偏置，這里，gm由DAC 510加以控制。 [0025圖6描繪了高速串行鏈路中使用的無源阻抗匹配網(wǎng)絡(luò)和有源阻抗選 擇電路的舉例示意圖。發(fā)射機管芯包括有源輸出阻抗選擇電路600 (例如， 400)，其用于對發(fā)射機的輸出阻抗進行數(shù)字控制。突變點610位于管芯-封 裝殼接口。封裝殼阻抗匹配網(wǎng)絡(luò)(步進式阻抗變換器(例如，310)) 620繪 制在封裝殼內(nèi)的跡線中。突變點630存在于封裝殼-底板接口。底板阻抗匹 配網(wǎng)絡(luò)(步進式阻抗變換器)640繪制在底板內(nèi)的跡線中。底板中的跡線 650把發(fā)射機和接收機連接起來?？紤]到接收機封裝殼底板接口處存在突變 點670，在底板內(nèi)的跡線中繪制底板阻抗匹配網(wǎng)絡(luò)(步進式阻抗變換器)660。
考慮到接收機管芯封裝殼接口處存在突變點6卯，在封裝殼內(nèi)的跡線中繪制 封裝殼阻抗匹配網(wǎng)絡(luò)(步進式阻抗變換器)680。接收機管芯包括有源輸入 阻抗選擇電路695 (例如，500)，其用于對接收機的輸入阻抗進行數(shù)字控制。0026發(fā)射機和接收機阻抗偏置電路(例如，400、 500)可以根據(jù)系統(tǒng)其 它元件(例如，服務(wù)器、計算機)的反饋，分別調(diào)整發(fā)射機和接收機的阻 抗偏置，以試圖匹配系統(tǒng)阻抗和改善整個系統(tǒng)的操作。阻抗偏置的調(diào)整可 以通過在串行鏈路中設(shè)置阻抗匹配網(wǎng)絡(luò)來完成，也可以通過不在串行鏈路 中設(shè)置阻抗匹配網(wǎng)絡(luò)來完成。
0027圖l-6重點討論了在電路板上的集成電路之間存在的突變點(例如， 管芯/封裝殼處的突變點和封裝殼/底板連接點的突變點)以及在封裝殼內(nèi)或 在底板上的跡線中實現(xiàn)無源阻抗匹配網(wǎng)絡(luò)。無源阻抗匹配網(wǎng)絡(luò)可以實現(xiàn)在 各種應(yīng)用(包括計算機)所用的電路板上。
0028但是，突變點及其產(chǎn)生的阻抗失配不限于電路板上的集成電路。突 變點也可能存在于任何器件之間的任何連接點。例如，突變點也可能存在 于兩張電路板之間的接口連接處。
0029圖7描繪了電路板之間的舉例說明性的連接。底板(母板)700可 以接納多張其它板(例如，子板)710。其它板710可以通過接口連接器連 到底板。接口連接器可包括一張板上裝配的插入部分和另一張板上裝配的 插孔部分。子板710可作為包廂720裝配到底板700上，其中，子板710 裝配在底板700的至少一部分之上。在該實施例中，電路板的連接器裝配 在其表面上，電路板表面上的連接器放置在一起。子卡710可以直角730 裝配到底板700上。在該實施例中，底板700的連接器裝配在一個面上， 子卡710的連接器裝配在一個邊沿上，所以，子卡710的邊沿毗鄰底板700 的表面。子卡710可以平面方式(處于同一面)740裝配到底板700上。在 該實施例中，底板700和子卡710的連接器都裝配在邊沿上，并且，邊沿 連接在一起。
0030連接器720、 730、 740可能會在電路板之間產(chǎn)生阻抗突變點。寬帶 匹配網(wǎng)絡(luò)(步進式阻抗變換器)可以實現(xiàn)在接口連接器(位于底板、子板 或二者上)的一面或兩面上。步進式阻抗變換器可以形成在與接口連接器 相連的電路板上的跡線中。步進式阻抗變換器可以形成在與接口連接器相
連的集成電路的封裝殼中。
[00311圖8描繪了在電路板之間的連接中使用的阻抗匹配網(wǎng)絡(luò)的舉例示意 圖。第一電路板(例如，底板)800可以使用接口連接器820連接到第二電 路板(例如，子板)810。接口連接器820可能具有由連接器的非理想特性 引起的阻抗突變點。如圖所示，阻抗突變點為每張電路板上的連接器突變 點830。第一電路板800、第二電路板810或二者可以包括形成在跡線850 中的連接器匹配網(wǎng)絡(luò)(步進式阻抗變換器)840。
[0032無源阻抗均衡方案有望解決高速串行鏈路中的功率和性能矛盾。發(fā) 射機和接收機的阻抗均衡在不同頻率上降低了功率反射，提高了功率發(fā)射。 接收機接收功率的增加可以提高串行鏈路的性能(用數(shù)據(jù)速率來量化)。因 此，可以在維持性能的同時降低所需的功率(延長電池壽命)，或者，可以 在維持功率的同時改善性能。
[0033按照一個實施例，無源阻抗均衡方案可以和有源均衡器或片上電感 終端結(jié)合起來，從而改善系統(tǒng)性能或降低耗散功率。
0034前面已經(jīng)結(jié)合具體實施例說明了各種實施例，但很顯然，可以進行 各種修改和變動。提到"一個實施例"或"某一實施例"意味著，結(jié)合該 實施例所述的特定特征、結(jié)構(gòu)或特性包括在至少一個實施例中。因此，不 管在本申請的什么地方出現(xiàn)"在一個實施例中"或"在某一實施例中"，都
不一定是針對相同的實施例。
[0035不同的實施方案可能涉及硬件、固件和/或軟件的不同組合。例如， 各個實施例的一些或全部元件可以用軟件和/或固件、硬件來實現(xiàn)，這屬于 本領(lǐng)域的現(xiàn)有技術(shù)。多個實施例可以實現(xiàn)成本領(lǐng)域已知的各種類型的硬件、 軟件和固件，例如，集成電路(包括ASIC)，也可以實現(xiàn)成其它類型，例 如，印刷電路板、元件等。
[0036在權(quán)利要求書的實質(zhì)精辨和保護范圍內(nèi)，希望對各個實施例進行寬 泛的保護。
權(quán)利要求
1.位于器件之間的一種高速串行鏈路，所述鏈路包括至少一個阻抗突變點，其位于器件之間；至少一個無源阻抗匹配網(wǎng)絡(luò)，其位于所述器件之間的串行鏈路上。
2、 權(quán)利要求l的鏈路，其中，所述至少一個無源網(wǎng)絡(luò)包括至少一個步 進式阻抗變換器。
3、 權(quán)利要求2的鏈路，其中，所述器件是裝配在一張電路板上的多個 集成電路。
4、 權(quán)利要求3的鏈路，其中，所述至少一個步進式阻抗變換器是在第 一集成電路的封裝殼上的跡線中形成的，其中，所述跡線把所述第一集成 電路的管芯連接到所述電路板。
5、 權(quán)利要求3的鏈路，其中，所述至少一個步進式阻抗變換器是在所 述電路板上的跡線中形成的，其中，所述跡線把所述集成電路連接起來。
6、 權(quán)利要求3的鏈路，其中，所述至少一個阻抗突變點包括管芯-封裝 殼突變點和封裝殼-底板突變點。
7、 權(quán)利要求3的鏈路，還包括所述集成電路上的有源電路，用于控制所述集成電路的輸出阻抗或輸 入阻抗。
8、 權(quán)利要求2的鏈路，其中，所述至少一個步進式阻抗變換器是通過 繪制具有不同尺寸的跡線而形成的，其中，所述跡線把所述器件連接起來， 并且，所述跡線的不同尺寸產(chǎn)生不同阻抗，從而有助于在不同頻率上對所 述器件之間的阻抗失衡進行均衡。
9、 權(quán)利要求2的鏈路，其中，所述器件是通過接口連接器耦合在一起 的多張電路板。
10、 權(quán)利要求9的鏈路，其中，所述至少一個步進式阻抗變換器形成 在至少一張電路板上。
11、 一種裝置，包括 一張電路板；至少兩個集成電路，裝配在所述電路板上；一條串行鏈路，位于所述至少兩個集成電路之間，其中，所述串行鏈 路包括一條或多條封裝殼跡線和一條或多條底板跡線，所述封裝殼跡線把 集成電路管芯連接到所述電路板，而所述底板跡線則把所述至少兩個集成 電路連接起來，其中，所述串行鏈路可包括阻抗突變點；至少一個步進式阻抗變換器，形成在所述串行鏈路上。
12、 權(quán)利要求ll的裝置，其中，所述至少一個步進式阻抗變換器形成 在至少一條封裝殼跡線中。
13、 權(quán)利要求ll的裝置，其中，所述至少一個步進式阻抗變換器形成 在至少一條底板跡線中。
14、 權(quán)利要求ll的裝置，還包括有源電路，位于所述集成電路管芯上，用于對所述集成電路的阻抗進 行偏置。
15、 一種裝置，包括 第一電路板； 第二電路板；接口連接器，將所述第一電路板和所述第二電路板連接起來； 至少一個步進式阻抗變換器，形成在所述第一電路板和所述第二電路 板的至少一部分上，其中，所述至少一個步進式阻抗變換器緩解由所述接 口連接器的非理想特性造成的阻抗失配。
16、 權(quán)利要求15的裝置，其中，所述至少一個步進式變換器形成在與 所述接口連接器相連的底板跡線中。
17、 權(quán)利要求15的裝置，其中，所述至少一個步進式變換器形成在與 所述接口連接器相耦合的集成電路的封裝殼中。
18、 一種方法，包括在發(fā)射機和接收機之間的串行鏈路內(nèi)實現(xiàn)至少一個步進式阻抗變換 器，其中，所述至少一個步進式阻抗變換器充當一個阻抗匹配網(wǎng)絡(luò)。
19、 權(quán)利要求18的方法，其中，所述至少一個步進式阻抗變換器是在 封裝殼跡線中繪制出來的。
20、 權(quán)利要求18的方法，其中，所述至少一個步進式阻抗變換器是在 底板跡線中繪制出來的。
全文摘要
在一些實施例中描述了高速串行鏈路的無源阻抗均衡網(wǎng)絡(luò)(250、255、260、265)。阻抗均衡網(wǎng)絡(luò)包括位于阻抗突變點(205、225、210、230)附近的至少一個步進式阻抗變換器。阻抗突變點位于兩張電路板之間的接口連接處。電路板上的阻抗突變點可能位于管芯-封裝殼接口和/或封裝殼-底板接口。步進式阻抗變換器可形成在封裝殼跡線中，也可形成在底板跡線中，還可形成在封裝殼跡線和底板跡線中。在跡線中形成步進式阻抗變換器，無須改動現(xiàn)有的封裝殼/底板設(shè)計方法或技術(shù)。步進式阻抗變換器可以在很大的頻率范圍內(nèi)實現(xiàn)阻抗匹配。為了消除步進式阻抗變換器設(shè)計中的建模誤差，在串行鏈路上傳輸數(shù)據(jù)的集成電路可包括用于為發(fā)射機/接收機選擇輸出/輸入阻抗的有源電路。本申請還公開了其它實施例。
文檔編號H01P5/02GK101375646SQ200780003887
公開日2009年2月25日 申請日期2007年1月31日 優(yōu)先權(quán)日2006年1月31日
發(fā)明者G·班納吉, S·穆尼 申請人:英特爾公司