半導體裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體裝置，特別是涉及具備IGBT(Insulated Gate BipolarTransistor，絕緣棚.雙極型晶體管)、MOSFET (Metal Oxide Semiconductor Field EffectTransistor，金屬氧化物半導體場效應晶體管)和控制IC(Integrated Circuit，集成電路)的半導體裝置。
【背景技術】
[0002]在電源裝置、電動機控制等的逆變電路中，作為功率半導體元件，通常使用IGBT或MOSFET。IGBT具有在高耐壓和大電流的區(qū)域通態(tài)電阻小的特性，另一方面，MOSFET具有在中耐壓/低耐壓和小電流的區(qū)域通態(tài)電阻小的特性。因此，已知有如下半導體裝置，該半導體裝置利用IGBT和MOSFET的特性，具有在從低耐壓至高耐壓以及從小電流至大電流的范圍內減小通態(tài)電阻的特性(例如，參照專利文獻1、專利文獻2)。
[0003]使用了由功率半導體元件與控制IC集成在同一封裝件所構成的半導體裝置作為IPMdntelligent Power Module，智能功率模塊)，控制IC內置有驅動該功率半導體元件的驅動電路和保護電路。
[0004]圖7是示出以往的具備IGBT和MOSFET的半導體裝置的一個示例的電路圖。
[0005]該半導體裝置具備功率半導體元件100和控制IC 101。對功率半導體元件100而言，IGBT 102與MOSFET 103并聯(lián)連接。即，IGBT 102的發(fā)射極和MOSFET 103的源極與功率半導體元件100的端子E和端子SO連接，IGBT 102的集電極和MOSFET 103的漏極與功率半導體元件100的端子C連接。另外，IGBT 102的柵極通過電阻104與功率半導體元件100的端子GO連接，MOSFET 103的柵極直接與功率半導體元件100的端子GO連接。需要說明的是，反并聯(lián)連接到MOSFET 103的二極管105是形成于MOSFET 103的體二極管，并用作使來自功率半導體元件100的端子E的電流回流的續(xù)流二極管。功率半導體元件100的端子SO和端子GO分別與控制IC101的端子UO和端子TO連接。
[0006]通過使IGBT 102與MOSFET 103并聯(lián)連接，功率半導體元件100利用MOSFET 103的特性，減小在低電流區(qū)域的通態(tài)電阻，由此能夠減小穩(wěn)態(tài)損耗。另一方面，在大電流區(qū)域，成為IGBT 102的特性，能夠防止元件損壞。
[0007]而且，將高阻值的電阻104連接到IGBT 102的柵極，并且，當功率半導體元件100接通時，以首先接通MOSFET 103，然后接通IGBT 102的方式來降低反饋電容從而減小傳導損耗。
[0008]另外，雖然未特別地圖示，但是控制IC 101具備過電流保護電路。該過電流保護電路例如在端子UO監(jiān)測流經IGBT 102的發(fā)射極的電流，當流經發(fā)射極的電流超過預定的閾值時，強制降低端子TO的電位從而使IGBT 102和MOSFET 103斷開。
[0009]對如上構成的半導體裝置而言，例如，準備結構相同的另外的半導體裝置，并且串聯(lián)連接各個功率半導體元件從而作為圖騰柱電路，由此能夠構成半橋逆變電路。在這樣的逆變電路中，通過對高側橋臂或低側橋臂的功率半導體元件進行接通或斷開控制，例如能夠將直流電壓轉換為交流電壓。
[0010]現(xiàn)有技術文獻
[0011]專利文獻
[0012]專利文獻1:日本特開平4-354156號公報(圖2、圖5)
[0013]專利文獻2:日本特開2014-130909號公報(圖5)

【發(fā)明內容】

[0014]技術問題
[0015]例如，在用于低側橋臂的半導體裝置中，在對功率半導體元件進行接通控制的期間，高側橋臂的半導體裝置發(fā)生了短路事故的情況下，控制IC檢測到功率半導體元件的過電流并斷開功率半導體元件。由此，對功率半導體元件而言，存在因集電極電流的急劇的下降導致集電極電壓上升，IGBT和MOSFET達到它們的耐壓的情況。另外，當檢測出過電流時，IGBT和MOSFET基本同時斷開，因此，在被施加高電壓的狀態(tài)下因大電流流動元件被破壞為止的短路保證時間受到短路保證時間短的IGBT的特性制約，成為短路耐受量低的半導體
目.ο
[0016]本發(fā)明是為了解決這種問題而完成的，其目的在于，提供一種能夠保護功率半導體元件免于隨著檢測到過電流時的斷開控制的異常高壓損害的半導體裝置。
[0017]技術方案
[0018]在本發(fā)明中為了解決上述課題，提供一種半導體裝置，半導體裝置形成為使在同一芯片上形成的IGBT和MOSFET并聯(lián)連接而構成，并使它們的柵極端子分別獨立地構成。該半導體裝置具備:IGBT ;M0SFET，耐壓比該IGBT低，漏極和源極分別連接到IGBT的集電極和發(fā)射極；以及控制1C，其將第一控制信號發(fā)送到作為第一柵極的IGBT的柵極，將第二控制信號發(fā)送到作為第二柵極的MOSFET的柵極，并且控制IC具有過電流檢測電路和強制關斷電路，上述電流檢測電路檢測IGBT的過電流，上述強制關斷電路強制地使第一控制信號成為斷開信號。當在通過上述第一控制信號和上述第二控制信號對上述IGBT和上述MOSFET進行接通控制期間，上述過電流檢測電路檢測出了過電流時，該控制IC的強制關斷電路強制地使第一控制信號成為斷開信號。
[0019]有益效果
[0020]上述構成的半導體裝置具有以下優(yōu)點:對并聯(lián)連接的IGBT和MOSFET的柵極進行獨立地控制，在檢測IGBT的過電流時首先斷開IGBT，由此能夠兼顧高通道密度化和短路耐受量提尚。
【附圖說明】
[0021]圖1是示出第一實施方式的半導體裝置的圖。
[0022]圖2是示出第一實施方式的半導體裝置的主要部分波形的時序圖。
[0023]圖3是示出第二實施方式的半導體裝置的圖。
[0024]圖4是示出第二實施方式的半導體裝置的短路耐受量的圖。
[0025]圖5是示出第三實施方式的半導體裝置的圖。
[0026]圖6是示出第三實施方式的半導體裝置的主要部分波形的時序圖。
[0027]圖1是示出以往的具備IGBT和MOSFET的半導體裝置的一個示例的電路圖。
[0028]符號說明
[0029]10功率半導體元件
[0030]11 IGBT
[0031]12 SJM0SFET
[0032]20 控制 IC
[0033]21、22、23 電阻
[0034]24運算放大器
[0035]25恒定電流源
[0036]26電容器
[0037]27晶體管
[0038]28電壓源
[0039]29門閂電路
[0040]30 RS 觸發(fā)器
[0041]31晶體管
[0042]35 電阻
[0043]36比較器
[0044]37基準電壓源
[0045]38晶體管
[0046]41基準電壓源
[0047]42比較器
[0048]43、44逆變電路
[0049]45 電阻
[0050]46電容器
[0051]47、48逆變電路
[0052]51齊納二極管
[0053]52 電阻
[0054]53電壓檢測電路
[0055]54 NAND 電路
[0056]55逆變電路
【具體實施方式】
[0057]以下，參照附圖對本發(fā)明的實施方式進行詳細說明。需要說明的是，在各實施方式中，作為M0SFET，采用了與現(xiàn)有的MOSFET相比能夠進一步降低傳導損耗和開關損耗的超接合型MOSFET (Super Junct1n MOSFET:SJM0SFET)的結構進行說明，但MOSFET也可以不是超接合型而是通常的MOSFET。另外，對各實施方式而言，在不矛盾的范圍內能夠部分地組合多個實施方式來實施。
[0058]〈第一實施方式〉
[0059]圖1是示出第一實施方式的半導體裝置的圖，圖2是示出第一實施方式的半導體裝置的主要部分波形的時序圖。
[0060]第一實施方式的半導體裝置具備功率半導體元件10和控制IC 20。功率半導體元件10是在同一芯片上并聯(lián)連接IGBT 11和SJM0SFET 12而形成的。在此，IGBT 11具備供主電流流過的主元件和檢測該主元件的電流的電流感測元件。需要說明的是，在圖1中利用一個IGBT標記來表示主元件與電流感測元件，并且僅區(qū)分發(fā)射極端子，表示主元件的發(fā)射極端子與電流感測元件的發(fā)射極端子的這兩個。另外，在SJM0SFET 12中也以如下狀態(tài)構成，即，使檢測主元件12a的電流的電流感測元件12b與供主電流流過的該主元件12a并聯(lián)連接。
[0061]在該功率半導體元件10中，IGBT 11的發(fā)射極和SJM0SFET 12的源極一起連接到功率半導體元件10的端子E。另外，IGBT 11的集電極和SJM0SFET 12的漏極一起連接到功率半導體元件10的端子C。IGBT 11的電流感測元件的發(fā)射極端子連接到端子SI，SJM0SFET12的電流感測元件12b的源極連接到端子S2。
[0062]IGBT 11和SJM0SFET 12