中這些指令執(zhí)行上述方法的一些或所有動 作。程序存儲設(shè)備可以是例如，數(shù)字存儲器、諸如磁盤和磁帶之類的磁存儲媒介、硬驅(qū)動、或 者光學(xué)可讀的數(shù)字數(shù)據(jù)存儲媒介。示例還旨在覆蓋被編程為執(zhí)行上述方法的動作的計算 機、或者被編程為執(zhí)行上述方法的動作的（現(xiàn)場）可編程邏輯陣列（(F)PLA)或（現(xiàn)場）可 編程門陣列（(F) PGA)。
[0173] 說明書和附圖僅示出了本公開的原理。因此，應(yīng)該明白的是，本領(lǐng)域技術(shù)人員將能 夠設(shè)計出體現(xiàn)本公開的原理并且被包括在其精神和范圍內(nèi)的各種布置（盡管本文中沒有 明確描述或者示出）。另外，本文中羅列的所有示例原則上旨在僅用于教導(dǎo)的目的以幫助讀 者理解本公開的原理以及（一個或多個）發(fā)明人對改善本技術(shù)所貢獻的概念，并且將被認 為都不對這里具體羅列的示例和條件進行限制。另外，這里的關(guān)于本公開的原理、方面、和 示例的所有陳述、及其具體示例旨在覆蓋其等同物。
[0174] 被表示為"用于…的部件"（執(zhí)行某功能）的功能塊應(yīng)該分別被理解為包括被配置 為執(zhí)行某功能的電路的功能塊。因此，"用于做某事的部件"也可以被理解為"被配置為或 者適于做某事的部件"。因此，被配置為執(zhí)行某功能的部件不意味著該部件必須正在執(zhí)行該 功能（在給定時刻）。
[0175] 包括被標記為"部件"、"用于提供傳感器信號的部件"、"用于生成發(fā)送信號的部 件"等的附圖中示出的各種元件的功能可以通過使用諸如"信號提供器"、"信號處理單元"、 "處理器"、"控制器"等之類的專用硬件、以及能夠結(jié)合適當(dāng)軟件執(zhí)行軟件的硬件來提供。另 外，這里描述的任何實體可以對應(yīng)于或者被實現(xiàn)為"一個或多個模塊"、"一個或多個設(shè)備"、 "一個或多個單元"等。當(dāng)由處理器提供時，功能可以由單個專用處理器、由單個共享處理 器、或者由多個單獨處理器（其中一些處理器可以被共享）提供。另外，術(shù)語"處理器"或 者"控制器"的明確使用不應(yīng)該被認為排他地指代能夠執(zhí)行軟件的硬件，而可以暗示地包括 但不限于數(shù)字信號處理器（DSP)硬件、網(wǎng)絡(luò)處理器、專用集成電路（ASIC)、現(xiàn)場可編程門陣 列（FPGA)、用于存儲軟件的只讀存儲器（R0M)、隨機存取存儲器（RAM)、以及非易失性存儲 設(shè)備。其他傳統(tǒng)的和/或定制的硬件也可以被包括。
[0176] 本領(lǐng)域技術(shù)人員應(yīng)該明白，這里的任何框圖表示體現(xiàn)本公開的原理的說明性電路 的概念視圖。類似地，應(yīng)該明白的是，任何流程圖、流程示意圖、狀態(tài)變換圖、偽碼等表示 實質(zhì)上可以被表示在計算機可讀介質(zhì)中并且因此可由計算機或者處理器執(zhí)行的各種處理 (無論這樣的計算機或者處理器是否被明確示出）。
[0177] 另外，下面的權(quán)利要求被結(jié)合在詳細說明中，其中每個權(quán)利要求可以單獨作為獨 立的示例。當(dāng)每個權(quán)利要求可以單獨作為獨立的示例時，應(yīng)該注意-盡管從屬權(quán)利要求可 以在權(quán)利要求中引用與一個或多個其他權(quán)利要求的特定組合-其他示例也可以包括從屬 權(quán)利要求與每個其他從屬或者獨立權(quán)利要求的組合。除非聲明具體組合不是希望的組合， 否則這些組合在這里被提出。另外，意圖將權(quán)利要求的特征包括到任何其他獨立權(quán)利要求 中，即使該權(quán)利要求不直接從屬于該獨立權(quán)利要求。
[0178] 還應(yīng)該注意，說明書或權(quán)利要求中公開的方法可以由具有用于執(zhí)行這些方法的各 個動作中的每個動作的部件的設(shè)備來實現(xiàn)。
[0179] 另外，將理解的是，說明書或權(quán)利要求書中公開的多個動作或功能的公開可以不 以特定次序被構(gòu)造。因此，多個動作或功能的公開不限于特定次序，除非這些動作或功能由 于技術(shù)原因是不可互換的。另外，在一些示例中，單個動作可以包括或者可以被分解為多個 子動作。這些子動作或子過程可以被包括在該單個動作或過程中或者是該單個動作或過程 的一部分（除非明確排除）。
【主權(quán)項】
1. 一種電路，包括： 數(shù)字-時間轉(zhuǎn)換器，所述數(shù)字-時間轉(zhuǎn)換器被配置為接收振蕩器信號并且響應(yīng)于控制 信號基于所接收的所述振蕩器信號來生成經(jīng)處理的振蕩器信號；以及 時間交錯控制電路，所述時間交錯控制電路被配置為基于時間交錯技術(shù)來生成所述控 制信號。2. 如權(quán)利要求1所述的電路，其中，所述控制電路被配置為接收頻率偏移信號并且生 成多個多相信號，每個多相信號與相對所述經(jīng)處理的振蕩器信號的相移相對應(yīng)，其中所述 控制電路還被配置為通過結(jié)合適當(dāng)相位的多相信號來生成所述控制信號。3. 如權(quán)利要求1或2中的任何項所述的電路，其中，所述控制電路是全數(shù)字電路。4. 如權(quán)利要求1所述的電路，其中，所述控制電路包括至少部分交叉耦合的多個多相 電路，每個多相電路被配置為生成多相信號，并且其中所述控制電路還包括多路復(fù)用器，所 述多路復(fù)用器被配置為通過多路復(fù)用所述多個多相信號來結(jié)合所述多相信號以生成適當(dāng) 相位的所述控制信號。5. 如權(quán)利要求4所述的電路，其中，所述多路復(fù)用器被配置為以經(jīng)處理的振蕩器信號 的頻率進行操作，并且其中所述多個多相電路被配置為以比所述經(jīng)處理的振蕩器信號的頻 率更低的頻率進行操作。6. 如權(quán)利要求5所述的電路，其中，所述多個多相電路被配置為以與所述經(jīng)處理的振 蕩器信號的頻率除以所述多個多相電路的多相電路的總數(shù)相等的頻率進行操作。7. 如權(quán)利要求4所述的電路，其中，所述多個多相電路包括多個多相組件積分器電路， 所述多個多相組件積分器電路被配置為接收頻率偏移信號并且對所接收的所述頻率偏移 信號求積分以生成多個多相組件相位斜坡信號，其中所述多個多相組件積分器電路形成積 分器，所述積分器被配置為對所述頻率偏移信號求積分。8. 如權(quán)利要求7所述的電路，其中，所述多個多相組件積分器電路包括第一多相組件 積分器電路，所述第一多相組件積分器電路被配置為生成所述多個多相組件相位斜坡信號 中的第一多相組件相位斜坡信號，并且第二多相組件積分器電路被配置為生成所述多個多 相組件相位斜坡信號中的第二多相組件相位斜坡信號，其中所述第一多相組件積分器電路 包括加法器，所述加法器被配置為將所接收的所述頻率偏移信號加到所述第二多相組件相 位斜坡信號。9. 如權(quán)利要求8所述的電路，其中，所述第二多相組件積分器電路包括加法器和延遲 電路，所述加法器被配置為將所接收的所述頻率偏移信號加到所述第一多相組件相位斜坡 信號，所述延遲電路被配置為將所述第二多相組件積分器電路的所述加法器的輸出延遲所 述多相電路的頻率的一個時鐘周期，其中所述延遲電路被配置為生成所述第二多相組件相 位斜坡信號。10. 如權(quán)利要求8所述的電路，其中，所述多個多相電路中的第一多相電路包括所述第 一多相組件積分器電路，并且其中所述多個多相電路中的第二多相電路包括所述第二多相 組件積分器電路。11. 如權(quán)利要求2所述的電路，其中，所述控制電路被配置為處理恒定頻率偏移信號或 準恒定頻率偏移信號。12. 如權(quán)利要求7所述的電路，其中，所述多個多相電路包括多個多相組件校正電路， 所述多個多相組件校正電路被耦合到所述多個多相組件積分器電路，其中所述多個多相組 件校正電路被配置為接收所述多相組件相位斜坡信號并且調(diào)整所接收的所述多相組件相 位斜坡信號以獲得所述多個多相信號，其中所述多個多相組件校正電路被配置為對所述數(shù) 字-時間轉(zhuǎn)換器的非線性進行校正。13. 如權(quán)利要求12所述的電路，其中，所述多個多相組件校正電路包括至少一個查找 表，所述至少一個查找表包括用于基于所述數(shù)字-時間轉(zhuǎn)換器的校準數(shù)據(jù)來對所接收的所 述多相組件相位斜坡信號進行校正的數(shù)據(jù)。14. 如權(quán)利要求7所述的電路，其中，所述控制電路還包括時間交錯噪聲整形電路，所 述時間交錯噪聲整形電路被配置為生成多個多相組件抖動信號，并且其中所述多個多相電 路還包括多個加法器，所述多個加法器被耦合到所述多個多相組件積分器電路并且被配置 為將所述多個多相組件相位斜坡信號與所述多個多相組件抖動信號疊加。15. 如權(quán)利要求14所述的電路，其中，所述時間交錯噪聲整形電路被配置為接收疊加 形式的所述多個多相組件相位斜坡信號并且基于所接收的疊加形式的所述多相組件相位 斜坡信號來生成所述多個多相組件抖動信號。16. 如權(quán)利要求15所述的電路，其中，所述時間交錯噪聲整形電路包括被配置為生成 所述多個多相組件抖動信號的多個多相組件噪聲整形電路，其中所述多個多相組件噪聲整 形電路形成噪聲整形器。17. 如權(quán)利要求16所述的電路，其中，所述多個多相組件噪聲整形電路包括多個多相 組件濾波器，其中所述多個多相組件濾波器形成噪聲整形濾波器，其中所述多個多相組件 濾波器被配置為生成所述多個多相組件抖動信號。18. 如權(quán)利要求17所述的電路，其中，所述多個多相組件噪聲整形電路包括多個另外 的多相組件校正電路，所述多個另外的多相組件校正電路被配置為接收疊加形式的所述多 個多相組件相位斜坡信號并且對所接收的所述多相組件相位斜坡信號中的所述數(shù)字-時 間轉(zhuǎn)換器的非線性進行校正。19. 如權(quán)利要求18所述的電路，其中，所述多個另外的多相組件校正電路包括至少一 個查找表，所述至少一個查找表包括用于基于所述數(shù)字-時間轉(zhuǎn)換器的校準數(shù)據(jù)來對所接 收的所述多相組件相位斜坡信號進行校正的數(shù)據(jù)。20. 如權(quán)利要求1所述的電路，還包括振蕩器，所述振蕩器被配置為生成所述振蕩器信 號，其中所述振蕩器包括鎖相環(huán)電路和驅(qū)動所述鎖相環(huán)電路的單個參考振蕩器電路。21. 如權(quán)利要求20所述的電路，其中，所述振蕩器包括由所述單個參考振蕩器電路驅(qū) 動的單個鎖相環(huán)電路或多個鎖相環(huán)電路。22. -種包括電路的集成電路，所述電路包括： 數(shù)字-時間轉(zhuǎn)換器，所述數(shù)字-時間轉(zhuǎn)換器被配置為接收振蕩器信號并且響應(yīng)于控制 信號基于所接收的所述振蕩器信號來生成經(jīng)處理的振蕩器信號；以及 時間交錯控制電路，所述時間交錯控制電路被配置為基于時間交錯技術(shù)來生成所述控 制信號。23. -種包括電路的發(fā)送器、接收器或收發(fā)器，所述電路包括： 數(shù)字-時間轉(zhuǎn)換器，所述數(shù)字-時間轉(zhuǎn)換器被配置為接收振蕩器信號并且響應(yīng)于控制 信號基于所接收的所述振蕩器信號來生成經(jīng)處理的振蕩器信號；以及 時間交錯控制電路，所述時間交錯控制電路被配置為基于時間交錯技術(shù)來生成所述控 制信號。24. -種用于基于振蕩器信號來生成經(jīng)處理的振蕩器信號的方法，所述方法包括： 接收所述振蕩器信號； 基于時間交錯技術(shù)來生成控制信號；以及 響應(yīng)于所述控制信號通過使用延遲所接收的所述振蕩器信號的數(shù)字-時間轉(zhuǎn)換器來 生成經(jīng)處理的振蕩器信號。25. -種計算機程序，所述計算機程序具有用于執(zhí)行權(quán)利要求24的方法的程序代碼， 其中所述計算機程序在計算機或處理器上被執(zhí)行。
【專利摘要】本公開涉及用于生成經(jīng)處理的振蕩器信號的裝置和方法。根據(jù)示例的電路(200)包括數(shù)字-時間轉(zhuǎn)換器(210)和時間交錯控制電路(220)，數(shù)字-時間轉(zhuǎn)換器(210)被配置為接收振蕩器信號(OS)并且響應(yīng)于控制信號(CS)基于所接收的振蕩器信號(OS)來生成經(jīng)處理的振蕩器信號(POS)，時間交錯控制電路(220)被配置為基于時間交錯技術(shù)來生成控制信號(CS)。
【IPC分類】H03L7/099
【公開號】CN105471429
【申請?zhí)枴緾N201510531678
【發(fā)明人】斯蒂芬·特爾蒂尼克, 彼得·普瑞勒, 托馬斯·邁耶
【申請人】英特爾Ip公司
【公開日】2016年4月6日
【申請日】2015年8月26日
【公告號】DE102014113951A1, US20160094237