一種全集成低功耗數(shù)?；旌戏诸l器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及鎖相環(huán)領(lǐng)域，具體涉及一種全集成低功耗數(shù)?；旌戏诸l器。
【背景技術(shù)】
[0002] 分頻器是鎖相環(huán)環(huán)路中重要的電路模塊之一，在鎖相環(huán)中，將分頻器模塊的輸出 信號(hào)的相位和頻率與輸入?yún)⒖夹盘?hào)Vref的相位和頻率進(jìn)行鑒頻鑒相，鑒頻鑒相后的信號(hào) 經(jīng)壓控振蕩器產(chǎn)生射頻本振信號(hào)后進(jìn)入分頻器模塊，由分頻器模塊實(shí)現(xiàn)分頻。先前的鎖相 環(huán)分頻器模塊只是使用模擬分頻的方式來(lái)實(shí)現(xiàn)，并沒(méi)有集成數(shù)字分頻模塊，這樣的設(shè)計(jì)并 不足以適應(yīng)高頻情況下的分頻在性能上的需要，而在片外的數(shù)字分頻模塊連接到鎖相環(huán)芯 片又會(huì)產(chǎn)生功耗及占用面積較大等問(wèn)題，已逐漸無(wú)法滿足現(xiàn)今高精度的頻率合成器技術(shù)， 如為相干解調(diào)提取參考載波，建立位同步等。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的就是提供一種全集成低功耗數(shù)?；旌戏诸l器，其可有效解決上述問(wèn) 題，得到高質(zhì)量的分頻信號(hào)、減小芯片面積、降低功耗。
[0004] 為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案進(jìn)行實(shí)施：
[0005] 一種全集成低功耗數(shù)?；旌戏诸l器，其特征在于：包括前后順次連接的鑒頻鑒相 器、電荷泵、壓控整蕩器、環(huán)路濾波器和預(yù)分頻器，預(yù)分頻器和鑒頻鑒相器之間設(shè)置有數(shù)模 混合分頻器模塊，數(shù)模混合分頻器模塊由前后順次連接的模擬分頻器和數(shù)字分頻器組成， 鑒頻鑒相器的輸入端與數(shù)?；旌戏诸l器模塊的輸出端相連接，數(shù)?；旌戏诸l器模塊的輸入 端與預(yù)分頻器的輸出端相連接。
[0006] 上述技術(shù)方案中，采用數(shù)模混合分頻技術(shù)，模擬分頻器部分采用電流模邏輯（CML) 電路，以適應(yīng)高頻率情況下的分頻，分頻至64MHz時(shí)，采用數(shù)字分頻器完成至4MHz的分頻。 這樣的安排可以減小芯片面積，降低功耗。而且高頻情況下采用CML電路，可以得到高質(zhì)量 的分頻信號(hào)。
【附圖說(shuō)明】
[0007] 圖1為本發(fā)明的結(jié)構(gòu)原理圖；
[0008] 圖2為鑒頻鑒相器的電路結(jié)構(gòu)原理圖；
[0009] 圖3為緩沖級(jí)模塊的電路結(jié)構(gòu)原理圖；
[0010] 圖4為二分頻模塊的電路原理圖；
[0011] 圖5為數(shù)字分頻器的電路原理圖。
【具體實(shí)施方式】
[0012] 為了使本發(fā)明的目的及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例對(duì)本發(fā)明進(jìn)行具體說(shuō) 明。應(yīng)當(dāng)理解，以下文字僅僅用以描述本發(fā)明的一種或幾種具體的實(shí)施方式，并不對(duì)本發(fā)明 具體請(qǐng)求的保護(hù)范圍進(jìn)行嚴(yán)格限定。
[0013] 本發(fā)明采取的技術(shù)方案如圖1所示，一種全集成低功耗數(shù)?；旌戏诸l器，包括前 后順次連接的鑒頻鑒相器11、電荷泵12、壓控整蕩器13、環(huán)路濾波器14和預(yù)分頻器15,預(yù) 分頻器15和鑒頻鑒相器11之間設(shè)置有數(shù)?；旌戏诸l器模塊，數(shù)?；旌戏诸l器模塊由前后 順次連接的模擬分頻器16和數(shù)字分頻器17組成，鑒頻鑒相器11的輸入端與數(shù)?；旌戏诸l 器模塊的輸出端相連接，數(shù)?；旌戏诸l器模塊的輸入端與預(yù)分頻器的輸出端相連接。模擬 分頻器16模塊采用電流模邏輯（CML)電路，數(shù)字分頻器17采用數(shù)字DFF觸發(fā)器構(gòu)成。本 發(fā)明在傳統(tǒng)分頻器結(jié)構(gòu)基礎(chǔ)上，采用集成數(shù)模混合分頻的方式，減小芯片面積，降低功耗， 而且高頻情況下采用CML電路，可以得到高質(zhì)量的分頻信號(hào)。電荷泵12、壓控整蕩器13、環(huán) 路濾波器14和預(yù)分頻器15的實(shí)施可參照傳統(tǒng)鎖相環(huán)分頻器。
[0014] 以下通過(guò)具體實(shí)施來(lái)對(duì)本發(fā)明進(jìn)行具體說(shuō)明：
[0015] 圖2為鑒頻鑒相器11的電路結(jié)構(gòu)原理圖，電路結(jié)構(gòu)包括兩個(gè)D觸發(fā)器和一個(gè)與 門(mén)。鑒頻鑒相器11包括觸發(fā)器DA、DB和與門(mén)AND，觸發(fā)器DA的D輸入端連接電源電壓，觸 發(fā)器DA的CLK輸入端接入信號(hào)A，觸發(fā)器DA的輸出端QA連接高電位UP;觸發(fā)器DB的D輸 入端接地，觸發(fā)器DB的CLK輸入端接入信號(hào)B，觸發(fā)器DB的輸出端QB連接低電位DOWN;觸 發(fā)器DA、DB的置位輸入端RESET相連接；與門(mén)AND的輸入端分別連接高電位UP和低電位 DOWN，與門(mén)AND的輸出端分別連接觸發(fā)器DA、DB的置位輸入端RESET。鑒頻鑒相器11的作 用是鑒別輸入?yún)⒖夹盘?hào)Vref?與數(shù)?；旌戏诸l器模塊的輸出反饋信號(hào)的頻率與相位差的作 用，信號(hào)A、B分別代表輸入?yún)⒖夹盘?hào)Vref與數(shù)模混合分頻器模塊的輸出反饋信號(hào)。
[0016] 模擬分頻器16由前后順次連接的緩沖級(jí)模塊和二分頻模塊組成，緩沖級(jí)模塊和 二分頻模塊的具體實(shí)施方案如圖3、4所示。
[0017] 緩沖級(jí)模塊包括晶體管Ml、M2、M3、M4、M5、M10、Ml1、M16、Ml7和電阻R5、R6 ;晶體 管M4、M10的柵極分別連接緩沖級(jí)模塊的正輸入端V1+、V2+，晶體管M5、Mil的柵極分別連 接緩沖級(jí)模塊的負(fù)輸入端V1-、V2-;電阻R6的一端和晶體管M17的漏極連接且兩者的接點(diǎn) 接入緩沖級(jí)模塊的正輸出端Vout+，電阻R5的一端和晶體管M16的漏極連接且兩者的接點(diǎn) 接入緩沖級(jí)模塊的負(fù)輸出端Vout-，電阻R5、R6的另一端分別與電阻R7的一端相連接；晶 體管Ml的漏極分別連接晶體管M4、M5的源極，晶體管M4的漏極分別連接晶體管M6、M8的 漏極和電阻R1的一端，晶體管M5的漏極分別連接晶體管M9、M7的漏極和電阻R2的一端； 晶體管M2的漏極分別連接晶體管M10、M11的源極，晶體管M10的漏極分別連接晶體管M12、 M14的漏極和電阻R3的一端，晶體管Mil的漏極分別連接晶體管M13、M15的漏極和電阻R4 的一端；電阻Rl、R2、R3、R4、R7的另一端均接地；晶體管M3的漏極分別連接晶體管M16、 M17的源極，晶體管11819114115的源極相連并連接到晶體管組6的柵極，晶體管116、17、 M12、M13的源極相連并連接到晶體管M17的柵極；晶體管M6、M9的柵極接信號(hào)A1，晶體管 M7、M8的柵極接信號(hào)A3,晶體管M13、M14的柵極接信號(hào)A0,晶體管M12、M15的柵極接信號(hào) A2〇
[0018] 二分頻模塊包括晶體管M18、M19,晶體管M18、M19的源極接地，晶體管M18、M19 的柵極均連接偏置電壓Vbias，晶體管M18的漏極分別連接晶體管M20、M21的源極，晶體管 M19的漏極分別連接晶體管M22和晶體管M23的源極，晶體管M20、M23的柵極分別連接時(shí) 鐘信號(hào)CK，晶體管M21、M22的柵極分別連接時(shí)鐘信號(hào)CKb;晶體管M20的漏極分別連接晶體 管M24、M25的源極，晶體管M21的漏極分別連接晶體管M26、M27的源極，晶體管M22的漏極 分別連接晶體管M28、M29的源極，晶體管M23的漏極分別連接晶體管M30、M31的源極；晶 體管M24的柵極連接晶體管M31的漏極，晶體管M25的柵極連接晶體管M30的漏極，晶體管 M24的漏極分別連接電阻R8的一端和晶體管M26的漏極，晶體管M25的漏極分別連接電阻 R9的一端和晶體管M27的漏極，晶體管M26的柵極接晶體管M27的漏極，晶體管M26的漏極 連接正輸出端Vout2+，晶體管M27的柵極接晶體管M26的漏極，晶體管M27的漏極連接負(fù)輸 出端Vout2-;晶體管M28的