本技術涉及irig-b以及fpga解碼控制，具體為一種基于irig-b碼三種不同數(shù)字接口輸出裝置。

背景技術：

1、irig-b(inter?range?instrumentation?group)是國際通用的時間碼方面的標準碼型，被廣泛應用于時間信息傳輸系統(tǒng)中，特別是電力系統(tǒng)，運用非常廣泛。

2、隨著電力系統(tǒng)的發(fā)展，需要irig-b授時的設備越來越多，irig-b碼解碼的需求也非常強烈，然而irig-b碼對解碼的實時性要求非常高，普通的cpu很難勝任這一任務，即使勉強能解碼，解出的時間精度也很低，而且輸出接口單一，無法適配更多的設備，所以迫切需要基于fpga的實時解碼系統(tǒng)以及多輸出接口用來滿足不同場合下的irig-b碼授時使用，針對上述問題，發(fā)明人提出一種基于irig-b碼三種不同數(shù)字接口輸出裝置用于解決上述問題。

技術實現(xiàn)思路

1、為了解決irig-b碼解碼模塊輸出接口單一，無法滿足各種不同硬件接口下的直接互聯(lián)的問題；本實用新型的目的在于提供一種基于irig-b碼三種不同數(shù)字接口輸出裝置。

2、為解決上述技術問題，本實用新型采用如下技術方案：一種基于irig-b碼三種不同數(shù)字接口輸出裝置系統(tǒng)，包括解碼單元、irig-b發(fā)生器模塊、fpga解碼模塊、電源模塊、rs232輸出模塊、rs485輸出模塊、ttl輸出模塊；其中fpga解碼模塊分別與irig-b發(fā)生器模塊、解碼單元、電源模塊、rs232輸出模塊、rs485輸出模塊以及ttl輸出模塊相連，irig-b碼在使用過程中使用三種不同的輸出接口類型，同時對三種不同的設備授時，有效的降低了用戶使用irig-b碼的開發(fā)難度，同時也極大的提高了irig-b碼解碼模塊的適配性，解決了irig-b碼在使用過程中受接口類型的限制導致的無法使用問題，降低了irig-b碼的使用技術門檻，同時可以在分系統(tǒng)、微系統(tǒng)等簡單系統(tǒng)種使用irig-b授時技術。

3、優(yōu)選地，irig-b發(fā)生器模塊中處理器芯片型號為兆易創(chuàng)新的gd32f407，解碼單元采用verilog?hdl語言實現(xiàn)的irig-b碼的解碼功能，fpga解碼模塊中fpga芯片型號為安路ef2l45lg144，電源模塊中的電源芯片型號為上海貝嶺bl8033，包括輸入輸出的濾波電容和整流電感以及反饋電阻；其中，電源芯片的vin與所述輸入電容的一端連接，電源模塊內芯片的vout與所述輸出電容的一端連接，形成濾波電路，電源的sw與所述整流電感的一端連接，形成整流電路。rs232輸出模塊中芯片型號為芯力特的sit3232e電平轉換芯片，rs485輸出模塊中芯片型號為芯力特的sit65hvd75dr。fpga芯片ef2l45lg144同時需要提供有源振蕩器25mhz以及io供電3.3v。

4、優(yōu)選地，電源模塊包括電阻、電容、電感以及電源芯片，其中電源芯片的vin與輸入電容的一端連接，電源芯片的vout與輸出電容的一端連接，形成濾波電路，電源芯片的sw與電感的一端連接，形成整流電路，由此形成完整的dc-dc降壓電路。

5、與現(xiàn)有技術相比，本實用新型的有益效果在于：

6、本實用新型中，不僅通過了fpga解碼模塊實現(xiàn)了irig-b碼的解碼功能，而且還拓展出了三種不同的輸出接口，從而能夠對三種不同的設備同時授時，有效的降低了用戶使用irig-b碼的開發(fā)難度，同時也極大的提高了irig-b碼解碼模塊的適配性。

技術特征：

1.一種基于irig-b碼三種不同數(shù)字接口輸出裝置，包括解碼單元(1)、irig-b發(fā)生器模塊(2)、fpga解碼模塊(3)、電源模塊(4)、rs232輸出模塊(5)、rs485輸出模塊(6)、ttl輸出模塊(7)，其特征在于：所述fpga解碼模塊(3)分別與所述解碼單元(1)、所述irig-b發(fā)生器模塊(2)、所述電源模塊(4)、所述rs232輸出模塊(5)、所述rs485輸出模塊(6)以及所述ttl輸出模塊(7)連接。

2.如權利要求1所述的一種基于irig-b碼三種不同數(shù)字接口輸出裝置，其特征在于，所述解碼單元(1)采用verilog?hdl語言實現(xiàn)的irig-b碼的解碼功能。

3.如權利要求1所述的一種基于irig-b碼三種不同數(shù)字接口輸出裝置，其特征在于，所述fpga解碼模塊(3)中設有fpga芯片ef2l45lg144。

4.如權利要求1所述的一種基于irig-b碼三種不同數(shù)字接口輸出裝置，其特征在于，所述電源模塊(4)包括輸入輸出的濾波電容和整流電感以及反饋電阻，所述電源模塊(4)內芯片的vin與輸入電容的一端連接，所述電源模塊(4)內芯片的vout與輸出電容的一端連接，形成濾波電路，所述電源的sw與整流電感的一端連接，形成整流電路。

5.如權利要求3所述的一種基于irig-b碼三種不同數(shù)字接口輸出裝置，其特征在于，所述的fpga芯片ef2l45lg144同時需要提供有源振蕩器25mhz以及io供電3.3v。

技術總結
本技術公開了一種基于IRIG?B碼三種不同數(shù)字接口輸出裝置，涉及IRIG?B以及FPGA解碼控制技術領域，而本技術包括解碼單元、IRIG?B發(fā)生器模塊、FPGA解碼模塊、電源模塊、RS232輸出模塊、RS485輸出模塊、TTL輸出模塊；其中FPGA解碼模塊分別與IRIG?B發(fā)生器模塊、解碼單元、電源模塊、RS232輸出模塊、RS485輸出模塊以及TTL輸出模塊相連，IRIG?B碼在使用過程中使用三種不同的輸出接口類型，同時對三種不同的設備授時，有效的降低了用戶使用IRIG?B碼的開發(fā)難度，同時也極大的提高了IRIG?B碼解碼模塊的適配性，解決了IRIG?B碼在使用過程中受接口類型的限制導致的無法使用問題，降低了IRIG?B碼的使用技術門檻，同時可以在分系統(tǒng)、微系統(tǒng)等簡單系統(tǒng)種使用IRIG?B授時技術。

技術研發(fā)人員：陳魁,石波,許睿,朱健,付榮豆
受保護的技術使用者：江蘇航天七零六信息科技有限公司
技術研發(fā)日：20231201
技術公布日：2024/12/19