本公開實(shí)施例涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)：

1、傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic?random?access?memory，dram)的存儲(chǔ)單元包括一個(gè)晶體管和一個(gè)電容(1transistor?1capacitor，1t1c)，晶體管的柵極和字線連接，晶體管的源極和位線連接，晶體管的漏極和電容連接。1t1c存儲(chǔ)單元依靠電容進(jìn)行存儲(chǔ)需要頻繁地刷新，無(wú)疑會(huì)顯著地增加功耗。此外，縮小尺寸的硅晶體管的截止電流太大，可能造成電荷泄漏；以及電容占用過(guò)大的面積。

2、2t0c存儲(chǔ)單元包括兩個(gè)晶體管，即，寫入晶體管和讀取晶體管，無(wú)需電容進(jìn)行數(shù)據(jù)存儲(chǔ)，而是利用讀取晶體管的柵極進(jìn)行數(shù)據(jù)存儲(chǔ)，可以規(guī)避傳統(tǒng)1t1c存儲(chǔ)單元中電容帶來(lái)的問(wèn)題。2t0c存儲(chǔ)單元的截止電流非常低，可以提高存儲(chǔ)單元的數(shù)據(jù)保持能力。

3、目前，如何對(duì)具有2t0c存儲(chǔ)單元的dram進(jìn)行改進(jìn)以兼顧dram的集成度和性能仍存在挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本公開實(shí)施例提供一種半導(dǎo)體器件及其制造方法。

2、第一方面，本公開實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述制造方法包括：

3、提供半導(dǎo)體結(jié)構(gòu)，包括第一半導(dǎo)體層、位于所述第一半導(dǎo)體層上的第一犧牲層以及位于所述第一犧牲層上且沿第一方向延伸的多個(gè)半導(dǎo)體條組；其中，每個(gè)所述半導(dǎo)體條組包括沿第二方向并列設(shè)置的第一半導(dǎo)體條和第二半導(dǎo)體條，所述半導(dǎo)體條組內(nèi)的所述第一半導(dǎo)體條和所述第二半導(dǎo)體條之間具有第一凹槽，相鄰兩個(gè)所述半導(dǎo)體條組之間具有第二凹槽；所述第一方向和所述第二方向均平行于所述第一半導(dǎo)體層且所述第一方向和所述第二方向相交；

4、通過(guò)所述第一凹槽和所述第二凹槽去除所述第一犧牲層，以形成第一間隙；

5、在所述第一間隙中依次形成第一柵介質(zhì)層和第一溝道層；

6、在所述第一凹槽底部暴露出的第一溝道層上形成用于調(diào)節(jié)所述半導(dǎo)體器件閾值電壓的閾值電壓調(diào)節(jié)層。

7、在一些實(shí)施例中，所述第一半導(dǎo)體條和所述第二半導(dǎo)體條均包括沿第三方向依次堆疊設(shè)置的第二半導(dǎo)體層、第二犧牲層和第三半導(dǎo)體層；所述第三方向垂直于所述第一半導(dǎo)體層；

8、所述在所述第一凹槽底部暴露出的第一溝道層上形成用于調(diào)節(jié)所述半導(dǎo)體器件閾值電壓的閾值電壓調(diào)節(jié)層，包括：

9、利用所述第一凹槽側(cè)壁暴露出的所述第二半導(dǎo)體層進(jìn)行外延生長(zhǎng)，以形成第四半導(dǎo)體材料層；

10、對(duì)所述第四半導(dǎo)體材料層進(jìn)行刻蝕，以形成第三凹槽；其中，所述第三凹槽的底部暴露出第四半導(dǎo)體層，所述第四半導(dǎo)體層和所述第二犧牲層基本齊平；所述第三凹槽和所述第一凹槽沿平行于所述第一半導(dǎo)體層方向上的尺寸相同；

11、對(duì)所述第三凹槽底部暴露出的所述第四半導(dǎo)體層進(jìn)行摻雜處理，以形成閾值電壓調(diào)節(jié)層。

12、在一些實(shí)施例中，所述在所述第一凹槽底部暴露出的第一溝道層上形成用于調(diào)節(jié)所述半導(dǎo)體器件閾值電壓的閾值電壓調(diào)節(jié)層之后，所述制造方法還包括：

13、通過(guò)所述第二凹槽去除所述第二犧牲層，以形成第二間隙；

14、在所述第二間隙中形成第一隔離層。

15、在一些實(shí)施例中，所述在所述第二間隙中形成第一隔離層之后，所述制造方法還包括：

16、對(duì)所述第一半導(dǎo)體條的第二半導(dǎo)體層和第三半導(dǎo)體層，以及所述第二半導(dǎo)體條的第二半導(dǎo)體層和第三半導(dǎo)體層進(jìn)行摻雜處理，以分別形成第一源極和第二源極，以及第一漏極和第二漏極。

17、在一些實(shí)施例中，所述對(duì)所述第一半導(dǎo)體條的第二半導(dǎo)體層和第三半導(dǎo)體層，以及所述第二半導(dǎo)體條的第二半導(dǎo)體層和第三半導(dǎo)體層進(jìn)行摻雜處理之后，所述制造方法還包括：

18、形成覆蓋所述第三凹槽側(cè)壁和底部的第二溝道層；

19、對(duì)所述第三凹槽進(jìn)行填充，以形成第二柵介質(zhì)層。

20、在一些實(shí)施例中，所述第一溝道層和所述第二溝道層的材料均包括銦鎵鋅氧化物igzo。

21、在一些實(shí)施例中，所述對(duì)所述第三凹槽進(jìn)行填充，以形成第二柵介質(zhì)層之后，所述制造方法還包括：

22、形成第五半導(dǎo)體層，所述第五半導(dǎo)體層填滿所述第二凹槽；

23、沿所述第三方向依次對(duì)所述第五半導(dǎo)體層和所述第一溝道層進(jìn)行刻蝕，以形成第一柵極凹槽；其中，所述第一柵極凹槽的底部暴露出所述第一柵介質(zhì)層；

24、形成至少覆蓋所述第一柵極凹槽側(cè)壁的絕緣層；

25、對(duì)所述第一柵極凹槽填充導(dǎo)電材料，以形成第一柵極。

26、在一些實(shí)施例中，所述對(duì)所述第一柵極凹槽進(jìn)行填充，以形成第一柵極之后，所述制造方法還包括：

27、形成至少覆蓋所述第二柵介質(zhì)層和所述第一柵極的導(dǎo)電材料層；

28、對(duì)所述導(dǎo)電材料層進(jìn)行刻蝕，以形成和所述第二柵介質(zhì)層接觸的第二柵極以及和所述第一柵極接觸的第一柵極接觸結(jié)構(gòu)。

29、在一些實(shí)施例中，所述第一柵極、所述第一溝道層、所述第一源極和所述第一漏極形成第一晶體管；所述第二柵極、所述第二溝道層、所述第二源極和所述第二漏極形成第二晶體管；其中，所述第一晶體管和所述第二晶體管共同形成讀取晶體管，所述第一源極和所述第二源極連接，所述第一漏極和所述第二漏極連接；所述閾值電壓調(diào)節(jié)層用于調(diào)節(jié)所述第一晶體管和/或所述第二晶體管的閾值電壓；

30、所述制造方法還包括：

31、形成讀取字線，所述讀取字線和所述第二柵極連接。

32、在一些實(shí)施例中，所述制造方法還包括：

33、形成寫入晶體管，所述讀取晶體管和所述寫入晶體管共同形成存儲(chǔ)單元；所述寫入晶體管的漏極和第一柵極接觸結(jié)構(gòu)連接；

34、形成寫入字線，所述寫入字線和所述寫入晶體管的柵極連接；

35、形成位線，所述位線和所述讀取晶體管以及所述寫入晶體管的源極連接；

36、形成接地線，所述接地線和所述讀取晶體管的漏極連接。

37、在一些實(shí)施例中，所述制造方法還包括：

38、沿所述第三方向進(jìn)行刻蝕，形成暴露出所述第一半導(dǎo)體層的網(wǎng)格狀凹槽；

39、對(duì)所述網(wǎng)格狀凹槽填充隔離材料，以形成第二隔離層；其中，所述網(wǎng)格狀凹槽內(nèi)的第二隔離層將多個(gè)所述存儲(chǔ)單元隔離開。

40、在一些實(shí)施例中，所述提供半導(dǎo)體結(jié)構(gòu)，包括：

41、在所述第一半導(dǎo)體層上依次形成第一犧牲層、第二半導(dǎo)體層、第二犧牲層和第三半導(dǎo)體層；

42、沿所述第三方向依次刻蝕所述第三半導(dǎo)體層、所述第二犧牲層和所述第二半導(dǎo)體層，以形成沿所述第一方向延伸的第一凹槽和第二凹槽；其中，所述第一凹槽和所述第二凹槽沿所述第二方向交替設(shè)置。

43、第二方面，本公開實(shí)施例提供一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

44、依次堆疊設(shè)置的第一半導(dǎo)體層、第一柵介質(zhì)層和第一溝道層；

45、位于所述第一溝道層上且沿第一方向和第二方向呈陣列排布的多個(gè)半導(dǎo)體柱組；其中，每個(gè)所述半導(dǎo)體柱組包括沿所述第二方向并列設(shè)置的第一半導(dǎo)體柱和第二半導(dǎo)體柱，所述第一半導(dǎo)體柱沿第三方向依次包括第一源極、第一隔離層、第二源極，所述第二半導(dǎo)體柱沿第三方向依次包括第一漏極、第一隔離層、第二漏極；所述第一方向和所述第二方向均平行于所述第一半導(dǎo)體層且所述第一方向和所述第二方向相交，所述第三方向垂直于所述第一半導(dǎo)體層；

46、位于所述第一溝道層上且位于所述半導(dǎo)體柱組內(nèi)的所述第一半導(dǎo)體柱和所述第二半導(dǎo)體柱之間的閾值電壓調(diào)節(jié)層；其中，所述閾值電壓調(diào)節(jié)層用于調(diào)節(jié)所述半導(dǎo)體器件的閾值電壓。

47、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

48、位于所述第一溝道層上且位于相鄰兩個(gè)所述半導(dǎo)體柱組之間的第五半導(dǎo)體層；

49、依次貫穿所述第五半導(dǎo)體層和所述第一溝道層的第一柵極；

50、至少覆蓋所述第一柵極側(cè)壁的絕緣層；

51、位于所述第一柵極上的第一柵極接觸結(jié)構(gòu)；其中，所述第一柵極、所述第一溝道層、所述第一源極和所述第一漏極形成第一晶體管。

52、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

53、覆蓋所述閾值電壓調(diào)節(jié)層表面，且覆蓋所述第二源極和所述第二漏極側(cè)壁的第二溝道層；

54、覆蓋所述第二溝道層的第二柵介質(zhì)層；

55、位于所述第二柵介質(zhì)層上的第二柵極；其中，所述第二柵極、所述第二溝道層、所述第二源極和所述第二漏極形成第二晶體管；所述閾值電壓調(diào)節(jié)層用于調(diào)節(jié)所述第一晶體管和/或所述第二晶體管的閾值電壓。

56、在一些實(shí)施例中，所述第一晶體管和所述第二晶體管共同形成讀取晶體管，所述第一源極和所述第二源極連接，所述第一漏極和所述第二漏極連接；所述半導(dǎo)體器件還包括：

57、和所述第二柵極連接的讀取字線。

58、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

59、寫入晶體管，所述讀取晶體管和所述寫入晶體管共同形成存儲(chǔ)單元；所述寫入晶體管的漏極和第一柵極接觸結(jié)構(gòu)連接；

60、和所述寫入晶體管的柵極連接的寫入字線；

61、和所述讀取晶體管以及所述寫入晶體管的源極連接的位線；

62、和所述讀取晶體管的漏極連接的接地線。

63、在一些實(shí)施例中，所述半導(dǎo)體器件還包括：

64、第二隔離層，所述第二隔離層將多個(gè)沿所述第一方向和所述第二方向呈陣列排布的多個(gè)所述存儲(chǔ)單元隔離開。

65、本公開實(shí)施例提供一種半導(dǎo)體器件及其制造方法。該制造方法包括：提供半導(dǎo)體結(jié)構(gòu)，包括第一半導(dǎo)體層、位于第一半導(dǎo)體層上的第一犧牲層以及位于第一犧牲層上且沿第一方向延伸的多個(gè)半導(dǎo)體條組；其中，每個(gè)半導(dǎo)體條組包括沿第二方向并列設(shè)置的第一半導(dǎo)體條和第二半導(dǎo)體條，半導(dǎo)體條組內(nèi)的第一半導(dǎo)體條和第二半導(dǎo)體條之間具有第一凹槽，相鄰兩個(gè)半導(dǎo)體條組之間具有第二凹槽；第一方向和第二方向均平行于第一半導(dǎo)體層且第一方向和第二方向相交；通過(guò)第一凹槽和第二凹槽去除第一犧牲層，以形成第一間隙；在第一間隙中依次形成第一柵介質(zhì)層和第一溝道層；在第一凹槽底部暴露出的第一溝道層上形成用于調(diào)節(jié)半導(dǎo)體器件閾值電壓的閾值電壓調(diào)節(jié)層。本公開實(shí)施例中，在第一凹槽底部暴露出的第一溝道層上形成閾值電壓調(diào)節(jié)層，實(shí)現(xiàn)對(duì)半導(dǎo)體器件閾值電壓的動(dòng)態(tài)可調(diào)，從而優(yōu)化半導(dǎo)體器件的性能。