1.一種復(fù)位電路，與待復(fù)位系統(tǒng)的復(fù)位端連接，其特征在于，所述復(fù)位電路包括：第一電源、復(fù)位單元、按鍵控制單元、緩沖控制單元及電源單元；
所述復(fù)位單元的受控端、電源端及輸出端分別與所述按鍵控制單元的控制端、所述第一電源的輸出端及所述緩沖控制單元的輸入端連接，所述緩沖控制單元的輸出端與所述電源單元的使能端連接，所述電源單元的輸出端與所述待復(fù)位系統(tǒng)的復(fù)位端連接；
所述復(fù)位單元包括：第五電容、第二開關(guān)、第七電容、第三開關(guān)、第三電阻及第四電阻；
所述第五電容的第一端與所述第三電阻的第一端共接作為所述復(fù)位單元的電源端，所述第五電容的第二端與所述第二開關(guān)的第一端連接，所述第二開關(guān)的第二端、所述第七電容的第一端、所述第三電阻的第二端及所述第四電阻的第一端共接作為所述復(fù)位單元的輸出端，所述第七電容的第二端與所述第三開關(guān)的第一端連接，所述第三開關(guān)的第二端接地，所述第四電阻的第二端為所述復(fù)位單元的受控端；
若所述第二開關(guān)閉合，所述第三開關(guān)斷開，則所述復(fù)位單元在所述第一電源上電時(shí)輸出復(fù)位信號(hào)；若所述第二開關(guān)斷開，所述第三開關(guān)閉合，且所述第四電阻的阻值為第一預(yù)設(shè)值，則所述復(fù)位單元在所述第一電源掉電時(shí)輸出復(fù)位信號(hào)；若所述第二開關(guān)斷開，所述第三開關(guān)閉合，且所述第四電阻的阻值為第二預(yù)設(shè)值，則所述復(fù)位單元在所述按鍵控制單元中的按鍵開關(guān)被按下時(shí)輸出復(fù)位信號(hào)；所述緩沖控制單元對(duì)所述復(fù)位信號(hào)進(jìn)行穩(wěn)定并輸出復(fù)位控制信號(hào)；所述電源單元根據(jù)所述復(fù)位控制信號(hào)對(duì)所述待復(fù)位系統(tǒng)進(jìn)行復(fù)位。
2.如權(quán)利要求1所述的復(fù)位電路，其特征在于，所述按鍵控制單元包括第二電阻、按鍵開關(guān)、第二開關(guān)管及第八電容；
所述按鍵開關(guān)的第一端接地，所述按鍵開關(guān)的第二端與所述第二電阻的第二端共接于所述第二開關(guān)管的控制端，所述第二電阻的第一端接第二電源，所述第二開關(guān)管的高電位端與所述第八電容的第一端共接作為所述按鍵控制單元的控制端，所述第二開關(guān)管的低電位端與所述第八電容的第二端共接于地。
3.如權(quán)利要求1所述的復(fù)位電路，其特征在于，所述緩沖控制單元包括：第四電容、緩沖器、第一開關(guān)管及第六電容；
所述第四電容的第一端與所述緩沖器的電源腳共接于所述第一電源，所述第四電容的第二端與所述緩沖器的地腳共接于地，所述緩沖器的數(shù)據(jù)輸入腳為所述緩沖控制單元的輸入端，所述緩沖器的數(shù)據(jù)輸出腳與所述第一開關(guān)管的控制端連接，所述第一開關(guān)管的高電位端與所述第六電容的第一端共接作為所述緩沖控制單元的輸出端，所述第一開關(guān)管的低電位端與所述第六電容的第二端共接于地。
4.如權(quán)利要求1所述的復(fù)位電路，其特征在于，所述電源單元包括：第一電容、第一電阻、穩(wěn)壓芯片、第二電容及第三電容；
所述第一電容的第一端、所述第一電阻的第一端及所述穩(wěn)壓芯片的電源輸入腳共接于第二電源，所述第一電容的第二端接地，所述第一電阻的第二端與所述穩(wěn)壓芯片的使能腳共接作為所述電源單元的使能端，所述穩(wěn)壓芯片的電源輸出腳、所述第二電容的第一端及所述第三電容的第一端共接于第三電源，所述穩(wěn)壓芯片的電源輸出腳為所述電源單元的輸出端，所述穩(wěn)壓芯片的地腳、所述第二電容的第二端及所述第三電容的第二端共接于地。
5.如權(quán)利要求2所述的復(fù)位電路，其特征在于，所述第二開關(guān)管為第二NMOS管，所述第二NMOS管的柵極、漏極及源極分別為所述第二開關(guān)管的控制端、高電位端及低電位端。
6.如權(quán)利要求3所述的復(fù)位電路，其特征在于，所述第一開關(guān)管為第一NMOS管，所述第一NMOS管的柵極、漏極及源極分別為所述第一開關(guān)管的控制端、高電位端及低電位端。