本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種超高電源抑制比功放裝置。

背景技術(shù)：

在功率放大器的電路中，音頻輸入經(jīng)過各級放大器放大后，將放大結(jié)果與三角波進行比較，將比較器產(chǎn)生的方波輸入驅(qū)動電路啟動揚聲器。音頻信號在這個傳輸過程中會產(chǎn)生總諧波失真，并且還會受電源紋波影響?，F(xiàn)在抑制噪聲和減少總諧波失真的辦法主要是設(shè)計精確的電路和增加大的濾波電容，從而提高芯片的電源抑制比(psrr)和減少總諧波失真。

現(xiàn)有技術(shù)中，為了達到比較高的電源抑制比(psrr)一般會采用全差動的架構(gòu)來達到，而在全差動的架構(gòu)下，psrr主要的來源為用來產(chǎn)生差動放大器vdd/2的穩(wěn)壓電路。請參閱圖1，在現(xiàn)有技術(shù)中一般會外掛濾波電容c來達到高psrr的效果。但是外掛的濾波電容需要大面積的芯片和大的工作電流，成本高，設(shè)計困難；而且即使在這樣電路中也會由于信號傳輸過程中工藝不匹配、電源的紋波電壓、襯底偏置效應(yīng)以及電路其他寄生效應(yīng)，仍會產(chǎn)生一定的噪聲和總諧波失真，這些噪聲和總諧波失真量通過運算放大器、比較器和驅(qū)動電路會被放大，揚聲器上還仍會有相對較大的噪聲和總諧波失真。

已公開的中國專利cn102694514a提供了一種功放裝置，通過產(chǎn)出共模電壓進一步提供功放裝置整體的psrr，共模電壓產(chǎn)生單元包括第三電阻和第四電阻。但是，其共模電壓產(chǎn)生單元也需要外接的濾波電容來抑制噪聲和減少總諧波失真，外接電容對設(shè)計成本以及芯片布局面積等都是一個很大的問題，實際使用不便。

技術(shù)實現(xiàn)要素：

針對以上問題，本發(fā)明專利目的在于設(shè)計了一種超高電源抑制比功放裝置，無需外接電容即可達到高的電源抑制比，結(jié)構(gòu)簡單，成本低。

本發(fā)明具體的技術(shù)方案如下：

一種超高電源抑制比功放裝置，包括放大器、基準(zhǔn)電壓電路和低通電路，所述基準(zhǔn)電壓電路連接所述低通電路，所述低通電路連接所述放大器的輸入端；其中，

所述基準(zhǔn)電壓電路包括第一電阻r1和第二電阻r2，所述第一電阻r1的第一端連接電源，所述第一電阻r1的第二端連接第二電阻r2的第一端，所述第二電阻r2的第一端連接所述低通電路，所述第二電阻r2的第二端接地；

所述低通電路包括第一開關(guān)s1、第二開關(guān)s2和電容cs，所述第一開關(guān)s1的第一端連接所述第二電阻r2的第一端，第一開關(guān)s1的第二端連接所述電容cs的第一端和第二開關(guān)s2的第一端，所述第二開關(guān)s2的第二端連接所述放大器，所述電容cs的第二端接地，所述第一開關(guān)s1和第二開關(guān)s2進行周期性的開啟和關(guān)閉并且第一開關(guān)s1和第二開關(guān)s2開啟和關(guān)閉的時序相反。

具體的，本發(fā)明所述低通電路為n級架構(gòu)，n≥1；其中：

當(dāng)n＝1時，所述低通電路包括第一開關(guān)s1、第二開關(guān)s2和電容cs，所述第一開關(guān)s1的第一端連接所述第二電阻r2的第一端，第一開關(guān)s1的第二端連接所述電容cs的第一端和第二開關(guān)s2的第一端，所述第二開關(guān)s2的第二端連接所述放大器；

當(dāng)n＝2時，所述低通電路包括第一開關(guān)s1、第二開關(guān)s2、第三開關(guān)s3和第一電容cs1、第二電容cs2，所述第二開關(guān)s2的第二端連接第二電容cs2的第一端和第三開關(guān)的第一端；

當(dāng)為n級架構(gòu)的低通電路時，包括n+1個開關(guān)和n個電容，第n個開關(guān)的第二端連接第n個電容的第一端和第n+1個開關(guān)的第一端。

具體的，本發(fā)明當(dāng)為二級架構(gòu)的低通電路，n＝2時，所述第一開關(guān)s1、第二開關(guān)s2、第三開關(guān)s3進行周期性的開啟和關(guān)閉，并且第一開關(guān)s1和第二開關(guān)s2開啟和關(guān)閉的時序相反，第二開關(guān)s2和第三開關(guān)s3開啟和關(guān)閉的時序相反；

當(dāng)為n級架構(gòu)的低通電路時，所述n+1個開關(guān)進行周期性的開啟和關(guān)閉，并且每相鄰的開關(guān)進行開啟和關(guān)閉的時序相反。

具體的，本發(fā)明所述低通電路的等效電阻的計算公式為：

其中，cs為電容cs的電容值，fck為第一開關(guān)s1、第二開關(guān)s2開啟和關(guān)閉的頻率。

本發(fā)明提供超高電源抑制比功放裝置與現(xiàn)有技術(shù)相比，無需外接電容即可達到高的電源抑制比，通過低通電路來產(chǎn)生一組假電阻，可以等效上將uf等級的電容縮小成pf等級，進而可以將傳統(tǒng)上的外掛電容作進芯片內(nèi)部，在應(yīng)用上可以節(jié)省芯片空間的同時又可以達到高電源抑制比的效果。

附圖說明

以下參照附圖對本發(fā)明實施例作進一步說明，其中：

圖1是本發(fā)明是現(xiàn)有技術(shù)功放電路的結(jié)構(gòu)圖

圖2是本發(fā)明一種超高電源抑制比功放裝置的原理圖；

圖3是本發(fā)明一種超高電源抑制比功放裝置的電路結(jié)構(gòu)圖；

圖4是基本電阻計算圖；

圖5是本發(fā)明一種超高電源抑制比功放裝置的低通電路基本電阻計算圖；

圖6是本發(fā)明一種超高電源抑制比功放裝置的低通電路一級的電路圖；

圖7是本發(fā)明一種超高電源抑制比功放裝置的低通電路二級的電路圖；

圖8是本發(fā)明一種超高電源抑制比功放裝置的低通電路一級的開關(guān)時序圖；

圖9是本發(fā)明一種超高電源抑制比功放裝置的低通電路一級的開關(guān)時序圖。

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明作進一步的詳細(xì)說明。

功放電路在應(yīng)用上一般都是采用全差動的方式，請參閱圖1，而全差動的架構(gòu)為了將二端直流輸出控制在vdd/2的基準(zhǔn)電壓，通常會透過vdd跟二個阻值相同的電阻來產(chǎn)生vdd/2的電壓來作為功放電路的基準(zhǔn)電壓。因全差動的電路本身對電源噪聲的抑制效果很好，所以傳統(tǒng)的全差動架構(gòu)其電源噪聲的主要來源為產(chǎn)生vdd/2的電阻分壓電路。在一般傳統(tǒng)的功放電路為了達到高電源抑制比的目的，會外掛一個uf量級的電容c來對vdd上的噪聲作濾波的效果以此達到高電源抑比的效果，外接電容成本高，芯片設(shè)計困難。

請參閱圖2為本發(fā)明提供的超高電源抑制比功放裝置的原理圖，通過設(shè)計低通電路來產(chǎn)生一組假電阻，可以等效上將uf量級的電容縮小成pf量級，進而將傳統(tǒng)上的外掛電容設(shè)計進芯片內(nèi)部。在應(yīng)用上可以節(jié)省一個外掛電容同時又可以達到高電源抑制比的效果。

本發(fā)明提出了一種超高電源抑制比功放裝置，請參閱圖3，包括放大器、基準(zhǔn)電壓電路和低通電路，所述基準(zhǔn)電壓電路連接所述低通電路，所述低通電路連接所述放大器的輸入端。在電阻分壓出來vdd/2的地方加上一組低通電路，目的是用來對vdd上的噪聲作濾波以達到高電源抑制比的目的。請參閱圖3，因一組電阻r及一組電容c可以產(chǎn)生一個極點，其頻率為1/rc，也就是當(dāng)vdd上的噪聲大于極點的頻率，其噪聲的就會被濾掉進而產(chǎn)生一組干凈的vcm電壓來提供給功放電路。

具體的，所述基準(zhǔn)電壓電路包括第一電阻r1和第二電阻r2，所述第一電阻r1的第一端連接電源，所述第一電阻r1的第二端連接第二電阻r2的第一端，所述第二電阻r2的第一端連接所述低通電路，所述第二電阻r2的第二端接地；

所述低通電路包括第一開關(guān)s1、第二開關(guān)s2和電容cs，所述第一開關(guān)s1的第一端連接所述第二電阻r2的第一端，第一開關(guān)s1的第二端連接所述電容cs的第一端和第二開關(guān)s2的第一端，所述第二開關(guān)s2的第二端連接所述放大器，所述電容cs的第二端接地，所述第一開關(guān)s1和第二開關(guān)s2進行周期性的開啟和關(guān)閉并且第一開關(guān)s1和第二開關(guān)s2開啟和關(guān)閉的時序相反。

請參閱圖4為基本電阻計算公式圖，電阻值r等于二端電壓va-vb除以流過電流i。請參閱圖5為低通電路的基本電阻計算公式圖，電容cs透過開關(guān)s1及s2跟va及vb連接，而s1及s2開關(guān)的頻率為fck，也就是當(dāng)s1開啟是va跟cs連接在一起，此時s2是關(guān)閉cs跟vb斷開。同理當(dāng)s1斷開時，s2將cs及vb連接在一起。由此可以推導(dǎo)出從va流到vb的等效電流為csfck(va-vb)，進而可以去得到此假電阻的等效阻值為其中，cs為電容cs的電容值，fck為第一開關(guān)s1、第二開關(guān)s2開啟和關(guān)閉的頻率。

具體的，本發(fā)明所述低通電路為n級架構(gòu)，n≥1。其中：

當(dāng)n＝1時，所述低通電路包括第一開關(guān)s1、第二開關(guān)s2和電容cs，所述第一開關(guān)s1的第一端連接所述第二電阻r2的第一端，第一開關(guān)s1的第二端連接所述電容cs的第一端和第二開關(guān)s2的第一端，所述第二開關(guān)s2的第二端連接所述放大器。

請參閱圖6為低通電路一級的電路圖，圖7為低通電路二級的電路。一般如果要達到較高等效阻值，我們需要較低的頻率及較小的cs電容值，不過在實際應(yīng)用上較低的頻率及較小的容值，會導(dǎo)致cs上電荷容易受到干擾及本身cs對地的寄生電阻導(dǎo)致假電阻的效果大打折扣。為了避免上述的問題，可以利用多級假電阻的架構(gòu)來解決，圖7低通電路二級也就是利用二個的cs電容來避免使用太低的頻率及太小的cs電容，來達到應(yīng)用上的需求。

當(dāng)n＝2時，所述低通電路包括第一開關(guān)s1、第二開關(guān)s2、第三開關(guān)s3和第一電容cs1、第二電容cs2，所述第二開關(guān)s2的第二端連接第二電容cs2的第一端和第三開關(guān)的第一端；

當(dāng)為n級架構(gòu)的低通電路時，包括n+1個開關(guān)和n個電容，第n個開關(guān)的第二端連接第n個電容的第一端和第n+1個開關(guān)的第一端。

具體的，本發(fā)明當(dāng)為二級架構(gòu)的低通電路，n＝2時，所述第一開關(guān)s1、第二開關(guān)s2、第三開關(guān)s3進行周期性的開啟和關(guān)閉，并且第一開關(guān)s1和第二開關(guān)s2開啟和關(guān)閉的時序相反，第二開關(guān)s2和第三開關(guān)s3開啟和關(guān)閉的時序相反；

當(dāng)為n級架構(gòu)的低通電路時，所述n+1個開關(guān)進行周期性的開啟和關(guān)閉，并且每相鄰的開關(guān)進行開啟和關(guān)閉的時序相反。

請參閱圖8為低通電路一級的開關(guān)時序圖，圖9為低通電路二級的開關(guān)時序圖。在一級架構(gòu)里面，s1及s2開關(guān)時序為相反的，如圖8所示，也就是當(dāng)s1開啟的時候s2為關(guān)閉，同樣的當(dāng)s1為關(guān)的時候s2為開。而在二級架構(gòu)里面，s1及s2的時序為反相而s1和s3為同相的，當(dāng)s1為開的時候s2為關(guān)同時s3為開，而當(dāng)s1為關(guān)的時候s2為開而同時s3為關(guān)。

以上所述本發(fā)明的具體實施方式，并不構(gòu)成對本發(fā)明保護范圍的限定。任何根據(jù)本發(fā)明的技術(shù)構(gòu)思所做出的各種其他相應(yīng)的改變與變形，均應(yīng)包含在本發(fā)明權(quán)利要求的保護范圍內(nèi)。