本發(fā)明涉及功率管控制技術(shù)領(lǐng)域，尤其涉及一種功率管驅(qū)動(dòng)電路。

背景技術(shù)：

功率管作為一種常用開(kāi)關(guān)器件，被廣泛應(yīng)用于電子設(shè)備。如圖1所示，為功率管的常規(guī)應(yīng)用示意圖?；诠β使艿男阅埽硐氲墓β使荛_(kāi)啟過(guò)程中波形圖如圖2所示，功率管驅(qū)動(dòng)電路對(duì)功率管的柵源寄生電容cgs充電，當(dāng)功率管柵極電壓上升到其閾值電壓vth時(shí)，功率管開(kāi)始開(kāi)啟，功率管漏極電壓開(kāi)始下降。因?yàn)楣β使軚艠O和漏極之間的寄生電容cgd構(gòu)成了密勒電容，在功率管漏極電壓下降過(guò)程中功率管柵極電壓在保持在等于vth，此時(shí)功率管工作在飽和區(qū)。直至漏極電壓下降到接近0v之后，功率管柵極電壓繼續(xù)上升，之后功率管工作在線性區(qū)。

但實(shí)際應(yīng)用中，功率管驅(qū)動(dòng)電路的傳統(tǒng)結(jié)構(gòu)如圖3所示，buffer1和buffer2通常是一串驅(qū)動(dòng)電流逐級(jí)增大的反向器，當(dāng)輸入端的控制信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，buffer1快速將下管n1的柵極拉低，使下管n1快速關(guān)斷；buffer2快速將上管p1的柵極拉低，使上管p1快速導(dǎo)通，p1導(dǎo)通后，電流從電源通過(guò)上管p1流入功率管柵極，開(kāi)啟功率管。當(dāng)功率管的柵極電壓高于其閾值電壓vth后就會(huì)產(chǎn)生導(dǎo)通功耗，功率管的導(dǎo)通損耗與功率管導(dǎo)通電阻成正比，而功率管的導(dǎo)通電阻隨柵極電壓增大而減小。為了減小功率管導(dǎo)通損耗，需要減小功率管導(dǎo)通電阻，因此通常的電路設(shè)計(jì)中會(huì)將上管p1的漏極輸出電流設(shè)計(jì)得很大，以提高功率管柵極電壓的上升速度。

如圖4所示，為傳統(tǒng)的功率管驅(qū)動(dòng)電路的波形示意圖。當(dāng)上管p1的漏極輸出電流設(shè)計(jì)的很大時(shí)，功率管柵極電壓上升很快，會(huì)導(dǎo)致在功率管密勒平臺(tái)電壓處產(chǎn)生較大的電壓振蕩波形，并伴隨較大的電壓過(guò)沖，而柵極電壓過(guò)沖和較大的功率管電流可能引起功率管損壞，從而降低系統(tǒng)的可靠性。另外，由于功率管柵極電壓快速上升的同時(shí)伴隨漏極電壓快速下降和功率管電流快速上升，基于dv/dt產(chǎn)生電場(chǎng)、di/dt產(chǎn)生磁場(chǎng)的原理，必然會(huì)導(dǎo)致電場(chǎng)干擾和磁場(chǎng)干擾，這兩種干擾都會(huì)對(duì)功率管周?chē)\(yùn)行的電子設(shè)備造成不能忍受的電磁干擾，引起系統(tǒng)emi性能下降，電磁干擾嚴(yán)重時(shí)，會(huì)導(dǎo)致整個(gè)電子系統(tǒng)失靈。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中的問(wèn)題，本發(fā)明提供一種可減小功率管柵極電壓過(guò)沖的功率管驅(qū)動(dòng)電路。

為實(shí)現(xiàn)以上技術(shù)目的，本發(fā)明的技術(shù)方案是：一種功率管驅(qū)動(dòng)電路，包括電壓比較器、與非門(mén)、第一非門(mén)、第二非門(mén)、與門(mén)、第一緩沖器、第二緩沖器、第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管和電流源，所述第一緩沖器用于驅(qū)動(dòng)第一pmos管，所述第二緩沖器用于驅(qū)動(dòng)第一nmos管；

所述第一pmos管的柵極與第一緩沖器的輸出端相連；

所述第一pmos管的源極、第二pmos管的源極和第三pmos管的源極相連且與電源連接；

所述第一pmos管的漏極、第二pmos管的漏極、第一nmos管的漏極和電壓比較器的同相輸入端相連且與被驅(qū)動(dòng)功率管的柵極相連；

所述第二pmos管的柵極、第三pmos管的柵極、第三pmos管的漏極和第二nmos管的漏極相連；

所述第二nmos管的柵極與與門(mén)的輸出端相連，源極經(jīng)電流源后接地線；

所述第一nmos管的柵極與第二緩沖器的輸出端相連，源極接地線；

所述電壓比較器的反相輸入端作為參考電壓輸入端，輸出端分別與與非門(mén)的第一輸入端和第一非門(mén)的輸入端相連，其中參考電壓值為vref＝vth，vth為被驅(qū)動(dòng)功率管的柵極閾值電壓；

所述與非門(mén)的第二輸入端分別與與門(mén)的第二輸入端和第二非門(mén)的輸入端相連且作為驅(qū)動(dòng)電路控制信號(hào)的輸入端，輸出端與第一緩沖器的輸入端相連；

所述第一非門(mén)的輸出端與與門(mén)的第一輸入端相連；

所述第二非門(mén)的輸出端與第二緩沖器的輸入端相連；

流過(guò)所述第二pmos管的電流是電流源的n倍，n等于第二pmos管和第三pmos管的寬長(zhǎng)比的比值。

從以上描述可以看出，本發(fā)明具備以下優(yōu)點(diǎn)：在被驅(qū)動(dòng)功率管由關(guān)斷到導(dǎo)通過(guò)程中，通過(guò)較小電流對(duì)被驅(qū)動(dòng)的功率管柵極電容充電，使得功率管緩慢開(kāi)啟，從而減小功率管開(kāi)啟過(guò)程中柵極電壓過(guò)沖和振蕩、減緩功率管漏極電壓下降速度、減小功率管電流尖峰，從而達(dá)到保護(hù)功率管、優(yōu)化emi問(wèn)題、減少功率管在開(kāi)啟過(guò)程中對(duì)系統(tǒng)其它電路產(chǎn)生的電磁干擾的目的。在功率管完成開(kāi)啟后，通過(guò)大電流對(duì)功率管柵極電容充電，快速減小功率管導(dǎo)通電阻。

作為優(yōu)選，所述第一緩沖器由驅(qū)動(dòng)電流逐級(jí)增大的多個(gè)反向器串聯(lián)構(gòu)成。

作為優(yōu)選，所述第二緩沖器由驅(qū)動(dòng)電流逐級(jí)增大的多個(gè)反向器串聯(lián)構(gòu)成。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)功率管的應(yīng)用示意圖；

圖2是理想的功率管開(kāi)啟過(guò)程波形示意圖；

圖3是現(xiàn)有技術(shù)功率管驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；

圖4是現(xiàn)有技術(shù)功率管驅(qū)動(dòng)電路波形示意圖；

圖5是本發(fā)明功率管驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；

圖6是本發(fā)明第一緩沖器和第二緩沖器電路結(jié)構(gòu)示意圖；

圖7是本發(fā)明功率管驅(qū)動(dòng)電路波形示意圖。

具體實(shí)施方式

結(jié)合圖5至圖7，詳細(xì)說(shuō)明本發(fā)明的一個(gè)具體實(shí)施例，但不對(duì)本發(fā)明的權(quán)利要求做任何限定。

如圖5所示，一種功率管驅(qū)動(dòng)電路，包括電壓比較器、與非門(mén)nand、第一非門(mén)not1、第二非門(mén)not2、與門(mén)and、第一緩沖器buffer1、第二緩沖器buffer2、第一pmos管p1、第二pmos管p2、第三pmos管p3、第一nmos管n1、第二nmos管n1和電流源i1，第一緩沖器buffer1用于驅(qū)動(dòng)第一pmos管p1，所述第二緩沖器buffer2用于驅(qū)動(dòng)第一nmos管n1；

第一pmos管p1的柵極與第一緩沖器buffer1的輸出端相連；

第一pmos管p1的源極、第二pmos管p2的源極和第三pmos管p3的源極相連且與電源連接；

第一pmos管p1的漏極、第二pmos管p2的漏極、第一nmos管n1的漏極和電壓比較器的同相輸入端相連且與被驅(qū)動(dòng)功率管的柵極相連；

第二pmos管p1的柵極、第三pmos管p3的柵極、第三pmos管p3的漏極和第二nmos管n2的漏極相連；

第二nmos管n2的柵極與與門(mén)and的輸出端相連，源極經(jīng)電流源后接地線；

第一nmos管n1的柵極與第二緩沖器buffer2的輸出端相連，源極接地線；

電壓比較器的反相輸入端作為參考電壓輸入端，輸出端與分別與與非門(mén)nand的第一輸入端和第一非門(mén)not1的輸入端相連，其中參考電壓值為vref＝vth，vth為被驅(qū)動(dòng)功率管的柵極閾值電壓；

與非門(mén)nand的第二輸入端分別與與門(mén)and的第二輸入端和第二非門(mén)not2的輸入端相連且作為驅(qū)動(dòng)電路控制信號(hào)的輸入端，輸出端與第一緩沖器buffer1的輸入端相連；

第一非門(mén)not1的輸出端與與門(mén)and的第一輸入端相連；

第二非門(mén)not2的輸出端與第二緩沖器buffer2的輸入端相連；

流過(guò)所述第二pmos管的電流是電流源的n倍，n等于第二pmos管和第三pmos管的寬長(zhǎng)比的比值。

本發(fā)明的工作原理為：

第二pmos管p2和第三pmos管p3構(gòu)成電流鏡，流過(guò)p3的電流由電流源i1設(shè)置，可以是比較小的電流，從而減小驅(qū)動(dòng)電路的靜態(tài)電流，流過(guò)p2的電流是電流源i1的n倍，n由p2和p3的寬長(zhǎng)比的比值確定。當(dāng)驅(qū)動(dòng)電路控制信號(hào)輸入端的控制信號(hào)由低電平變?yōu)楦唠娖綍r(shí)，第二緩沖器buffer2快速將第一nmos管n1的柵極電壓拉低，n1快速關(guān)斷，第二nmos管n2快速導(dǎo)通，第一緩沖器buffer1輸出保持高電平，第一pmos管p1保持關(guān)斷。電流從電源通過(guò)p2流入功率管柵極，功率管柵極電壓上升，功率管柵極充電電流值由電流源i1控制。當(dāng)功率管柵極電壓上升到vth后，功率管導(dǎo)通，功率管漏極電壓下降。由于功率管柵極電壓連接到電壓比較器的同相輸入端，當(dāng)功率管柵極電壓上升到比功率管柵極的閾值電壓vth高時(shí)，電壓比較器輸出端信號(hào)由低電平變?yōu)楦唠娖?，第一緩沖器buffer1輸入信號(hào)變?yōu)榈碗娖?，buffer1快速將第一pmos管p1的柵極電壓拉低，p1快速導(dǎo)通，電流從電源通過(guò)p1流入功率管柵極。為避免電流源i1和第三pmos管p3持續(xù)導(dǎo)通導(dǎo)致功耗損失，在電壓比較器輸出端信號(hào)由低電平變?yōu)楦唠娖胶?，第二nmos管n2關(guān)斷。功率管柵極電壓上升到比功率管閾值電壓vth高時(shí)，功率管完全導(dǎo)通，為減小功率管導(dǎo)通電阻，第一pmos管p1的漏極輸出電流可以設(shè)計(jì)的很大，使功率管柵極電壓快速上升，從而減小功率管的導(dǎo)通損耗。

如圖6所示，第一緩沖器buffer1和第二緩沖器buffer2均可以由驅(qū)動(dòng)電流逐級(jí)增大的多個(gè)反向器串聯(lián)構(gòu)成。

如圖7所示，為本發(fā)明功率管驅(qū)動(dòng)電路波形示意圖。電流源i1的電流值可以設(shè)計(jì)的較小，從而使得功率管電壓從0v上升到vth的過(guò)程中，功率管柵極電壓緩慢上升，不會(huì)產(chǎn)生柵極電壓過(guò)沖和振蕩，避免功率管因電壓過(guò)沖而損壞。因?yàn)楣β使荛_(kāi)啟過(guò)程中，柵極電壓緩慢上升，漏極電流也緩慢上升，不會(huì)產(chǎn)生快速的電流變化和電流尖峰，功率管漏極電壓下降速度也變緩慢。

綜上所述，本發(fā)明具有以下優(yōu)點(diǎn)：

與現(xiàn)有技術(shù)相比，本發(fā)明采用電流鏡結(jié)構(gòu)控制功率管開(kāi)啟過(guò)程中柵極電壓的上升速度，對(duì)開(kāi)啟過(guò)程中的功率管電流并不做控制，通過(guò)檢測(cè)功率管柵極電壓，在功率管柵極電壓高于其閾值電壓vth時(shí)，拉升功率管柵極電壓。本發(fā)明能夠減小功率管開(kāi)啟過(guò)程中產(chǎn)生的柵極電壓過(guò)沖和振蕩，減小漏極電流尖峰，防止功率管損壞，提高了系統(tǒng)的可靠性；同時(shí)，減緩功率管漏極電壓下降速度、減小功率管電流尖峰，從而避免快速的電壓、電流突變，減少功率管在開(kāi)啟過(guò)程對(duì)系統(tǒng)其它電路產(chǎn)生的電場(chǎng)和磁場(chǎng)干擾，優(yōu)化了系統(tǒng)emi性能，使系統(tǒng)更容易符合電磁兼容標(biāo)準(zhǔn)。

可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說(shuō)明本發(fā)明而并非受限于本發(fā)明實(shí)施例所描述的技術(shù)方案。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對(duì)本發(fā)明進(jìn)行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿(mǎn)足使用需要，都在本發(fā)明的保護(hù)范圍之內(nèi)。