本揭露涉及一種電壓箝制電路。

背景技術(shù)：

在一些電路中(如高速示波器模擬前端電路等電路)，需要限定過大信號(hào)正負(fù)振幅輸入，避免電路飽和影響特性；此外，在這些電路中，在限定區(qū)間內(nèi)，信號(hào)需要保持不失真，以供示波器顯示處理。

因此，在已知電路中，通常利用二極管元件實(shí)現(xiàn)電壓箝制，以滿足上述需求，然而在半導(dǎo)體工藝中，不一定會(huì)提供高速二極管元件，且利用二極管元件實(shí)現(xiàn)電壓箝制的電路中，電壓中心電平較難以調(diào)整控制，導(dǎo)致復(fù)雜度較高且成本較貴。

據(jù)此，如何克服上述問題，實(shí)已成目前亟欲解決的課題之一。

技術(shù)實(shí)現(xiàn)要素：

本揭露提供一種電壓箝制電路，以在無需二極管元件的電路中，仍可實(shí)現(xiàn)高速電壓箝制，并可簡(jiǎn)易調(diào)整電壓中心電平，藉以利于應(yīng)用設(shè)計(jì)于集成電路或系統(tǒng)電路中。

本揭露的電壓箝制電路，包括：第一增益偏移電路，用以接收輸入電壓及第一電壓電平以產(chǎn)生增益偏移的第一偏移電壓；第二增益偏移電路，用以接收該輸入電壓及第二電壓電平以產(chǎn)生增益偏移的第二偏移電壓；以及信號(hào)處理電路，用以接收該第一偏移電壓與該第二偏移電壓，以產(chǎn)生該第一偏移電壓與該第二偏移電壓的差值，以根據(jù)該差值產(chǎn)生輸出電壓，以使該電壓箝制電路實(shí)現(xiàn)通帶或抑制帶。

本揭露的另一種電壓箝制電路，包括：第一增益偏移電路，用以接收第一輸入電壓及第一電壓電平以產(chǎn)生增益偏移的第一偏移電壓；第二增益偏移電路，用以接收該第一輸入電壓及第二電壓電平以產(chǎn)生增益偏移的第二偏移電壓；第三增益偏移電路，用以接收第二輸入電壓及該第一電壓電平以產(chǎn)生增益偏移的第三偏移電壓；第四增益偏移電路，用以接收該第二輸入電壓及該第二電壓電平以產(chǎn)生增益偏移的第四偏移電壓；以及信號(hào)處理電路，用以接收該第一偏移電壓、該第二偏移電壓、該第三偏移電壓與該第四偏移電壓，以產(chǎn)生輸出電壓，以使該電壓箝制電路實(shí)現(xiàn)通帶或抑制帶。

本揭露的電壓箝制電路中，利用多個(gè)增益偏移電路及信號(hào)處理電路，產(chǎn)生輸出電壓，以使該電壓箝制電路實(shí)現(xiàn)通帶或抑制帶，藉以可在無需二極管元件的電路中，仍可實(shí)現(xiàn)高速電壓箝制，并可簡(jiǎn)易調(diào)整電壓中心電平。

附圖說明

圖1a為繪示本揭露的電壓箝制電路的一功能方塊示意圖；

圖1b為繪示圖1a中偏移電壓的增益偏移響應(yīng)及其差值的示意圖；

圖2為繪示本揭露的電壓箝制電路的第一實(shí)施例的示范電路圖；

圖3為繪示本揭露的電壓箝制電路的第二實(shí)施例的示范電路圖；

圖4為繪示圖2中各種實(shí)施例的綜合輸出電壓信號(hào)的模擬結(jié)果圖；

圖5為繪示本揭露的電壓箝制電路的另一功能示范方塊圖；

圖6為繪示本揭露的電壓箝制電路的第三實(shí)施例的示范電路圖；以及

圖7為繪示本揭露的電壓箝制電路的第四實(shí)施例的示范電路圖。

符號(hào)說明

1、5電壓箝制電路

12、14、50、52、54、56增益偏移電路

16、58信號(hào)處理電路

2增益示意圖

22、24、26曲線

4模擬結(jié)果圖

40第一區(qū)間

42第二區(qū)間

44第三區(qū)間

46、48曲線

m1-m12晶體管

r1、r2、r3、r4電阻器。

具體實(shí)施方式

以下藉由特定的具體實(shí)施形態(tài)說明本揭露的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本揭露的其他優(yōu)點(diǎn)與功效，也可藉由其他不同的具體實(shí)施形態(tài)加以施行或應(yīng)用。

此外，本說明書及所附權(quán)利要求書中如“第一”、“第二”、“第三”或“第四”的類用以說明各個(gè)元件的術(shù)語，僅當(dāng)作此些元件的參考說明，并且不必然暗喻此些元件的形成序列或順序。

圖1a為繪示本揭露的電壓箝制電路的一功能方塊示意圖，其中，電壓箝制電路1包括第一增益(gain)偏移電路12、第二增益偏移電路14、信號(hào)處理電路16。

該第一增益偏移電路12用以接收輸入電壓vin及第一電壓電平vcm1以對(duì)輸入電壓vin進(jìn)行增益偏移以產(chǎn)生第一偏移電壓vh。

該第二增益偏移電路14用以接收輸入電壓vin及第二電壓電平vcm2以對(duì)輸入電壓vin進(jìn)行增益偏移以產(chǎn)生第二偏移電壓vl。

該信號(hào)處理電路16用以接收該第一偏移電壓vh及該第二偏移電壓vl，而產(chǎn)生該第一偏移電壓vh與該第二偏移電壓vl的差值(如f(x)＝vh-vl或f(x)＝vl-vh)，以根據(jù)該差值產(chǎn)生輸出電壓vout(如vout＝f(x)＝vh-vl或vout＝f(x)＝vl-vh)，以使該電壓箝制電路1實(shí)現(xiàn)通帶或抑制帶。在本實(shí)施例中，產(chǎn)生該第一偏移電壓與該第二偏移電壓的差值的方式為使用模擬共模抑制(commonmoderejection)，但并非用以限制本發(fā)明。

如圖1b所示，其為繪示圖1a中偏移電壓的增益偏移響應(yīng)及其差值的示意圖，其中，增益示意圖2中的曲線22表示第一偏移增益，第一偏移增益為該第一偏移電壓vh的增益響應(yīng)，曲線24表示第二偏移增益，第二偏移增益為該第二偏移增益vl的增益響應(yīng)，曲線26表示第一偏移增益與第二偏移增益的差值(如gain(vh-vl)或gain(vl-vh))。由圖1b可知，曲線26的中間部分為通過(pass)，而兩側(cè)為抑制(reject)，其中，增益～1表示增益約為1，而增益～0表示增益約為0。

圖2用以繪示本揭露的電壓箝制電路的第一實(shí)施例的示范電路圖。

該第一增益偏移電路12包括：具有第一端、第二端及第三端的第一晶體管m1，該第一晶體管的第一端用以接收輸入電壓vin；具有第一端、第二端及第三端的第二晶體管m2，該第二晶體管的第一端用以接收該第一電壓電平vcm+△v(vcm+△v可為圖1a的vcm1)，且該第二晶體管的第二端耦接至該第一晶體管的第二端，以產(chǎn)生該第一偏移電壓vh，該第一晶體管的第三端與該第二晶體管的第三端耦接至電源。

該第二增益偏移電路14包括：具有第一端、第二端及第三端的第三晶體管m3，該第三晶體管的第一端用以接收該輸入電壓vin；具有第一端、第二端及第三端的第四晶體管m4，該第四晶體管的第一端用以接收該第二電壓電平vcm-△v(vcm-△v可為圖1a的vcm2)，且該第四晶體管的第二端耦接至該第三晶體管的第二端，以產(chǎn)生該第二偏移電壓vl，該第三晶體管的第三端與該第四晶體管的第三端耦接至電源，其中，該第一電壓電平vcm+△v不同于該第二電壓電平vcm-△v。

該信號(hào)處理電路16包括運(yùn)算放大器，該運(yùn)算放大器具有第一輸入端(+)及第二輸入端(-)，該運(yùn)算放大器的第一輸入端用以接收該第一偏移電壓vh，該運(yùn)算放大器的第二輸入端用以接收該第二偏移電壓vl，而產(chǎn)生該第一偏移電壓vh與該第二偏移電壓vl的差值，以根據(jù)該差值產(chǎn)生輸出電壓vout，其中，vout由該運(yùn)算放大器的第一輸出端(vo+)及第二輸出端(vo-)相減而產(chǎn)生，在本實(shí)施例中，產(chǎn)生該第一偏移電壓與該第二偏移電壓的差值的方式為使用模擬共模抑制(commonmoderejection)，但并非用以限制本發(fā)明。需說明的是，本實(shí)施例雖以運(yùn)算放大器做為信號(hào)處理電路16的例示，然并非用以限制本發(fā)明，在另一實(shí)施例中，可以使用其他電路，達(dá)到上述信號(hào)/能量相減功能。

圖3為繪示本揭露的電壓箝制電路的第二實(shí)施例的示范電路圖。

該第一增益偏移電路12包括：具有第一端、第二端及第三端的第一晶體管m1，該第一晶體管的第一端用以接收該輸入電壓vin，該第一晶體管的第二端耦接至一電阻器r1的一端；具有第一端、第二端及第三端的第二晶體管m2，該第二晶體管的第一端用以接收該第一電壓電平vcm，且該第二晶體管的第二端耦接至該電阻器r1的另一端，以產(chǎn)生該第一偏移電壓vh，該第一晶體管的第三端與該第二晶體管的第三端耦接至電源。在本實(shí)施例中，電阻器r1可用以產(chǎn)生電壓降△v1，更詳細(xì)的說，△v1＝r1*ib。

該第二增益偏移電路14包括：具有第一端、第二端及第三端的第三晶體管m3，該第三晶體管的第一端用以接收該輸入電壓vin；具有第一端、第二端及第三端的第四晶體管m4，該第四晶體管的第一端用以接收該第二電壓電平vcm，該第四晶體管的第二端耦接至一電阻器r2的一端，且該電阻器r2的另一端耦接至該第三晶體管的第二端，以產(chǎn)生該第二偏移電壓vl，該第三晶體管的第三端與該第四晶體管的第三端耦接至電源，其中，電阻器r1與電阻器r2的值相同，而該第一電壓電平相同于該第二電壓電平。在本實(shí)施例中，電阻器r2可用以產(chǎn)生電壓降△v2，更詳細(xì)的說，△v2＝r2*ib。并且，在本實(shí)施例中，電壓降△v1與電壓降△v2相同。

該信號(hào)處理電路16，包括運(yùn)算放大器，該運(yùn)算放大器具有第一輸入端(+)及第二輸入端(-)，該運(yùn)算放大器的第一輸入端用以接收該第一偏移電壓vh，該運(yùn)算放大器的第二輸入端用以接收該第二偏移電壓vl，而產(chǎn)生該第一偏移電壓vh與該第二偏移電壓vl的差值，以根據(jù)該差值產(chǎn)生輸出電壓vout，其中，vout由該運(yùn)算放大器的第一輸出端(+)及第二輸出端(-)相減而產(chǎn)生。

其他電路如圖2、圖3所示，以圖2為例，第一增益偏移電路12可包含晶體管m5，晶體管m5的第一端接收一偏壓vbi，晶體管m5的第三端與第一晶體管m1的第二端、第二晶體管m2的第二端耦接，以提供固定電流ib，晶體管m5的第二端接地或耦接至地線，晶體管m6與晶體管m5相似，在此不加贅述，其中，晶體管m5、m6用以提供固定電流ib，以作為電流源，但本發(fā)明并不以此為限；在另一實(shí)施例中，可以一或多個(gè)電流源實(shí)施晶體管m5和/或晶體管m6的功能，以提供固定電流ib。在本實(shí)施例中，晶體管m5、m6例如是金屬氧化物半導(dǎo)體(metal-oxide-semiconductor，mos)晶體管，但并不以此為限。

在上述實(shí)施例中，該電壓箝制電路應(yīng)用于高頻，如1ghz～3ghz、3ghz～5ghz或1ghz～5ghz等，在高頻下，部分半導(dǎo)體工藝不提供高速二極管元件，本發(fā)明可實(shí)現(xiàn)在高頻下的高速電壓箝制；此外，本發(fā)明的電壓箝制電路也可應(yīng)用于不提供高速p型元件(如p型金屬氧化物半導(dǎo)體(pmos)或pnp型雙極性接面型晶體管(pnpbipolarjunctiontransistor，pnpbjt))的工藝。

此外，由于部分電壓箝制電路設(shè)計(jì)為低輸入阻抗特性(lowz)，一般采用超大電容或線性穩(wěn)壓器(ldo)電路，在低頻實(shí)現(xiàn)上相當(dāng)復(fù)雜，且電壓電平包含二極管元件的元件特性電壓，容易被限制操作范圍，且不易精準(zhǔn)設(shè)計(jì)箝制電壓電平。然而，在上述實(shí)施例中，該電壓箝制電路的電壓電平設(shè)計(jì)為高輸入阻抗特性(highz)，其簡(jiǎn)易以電阻分壓即可完成，因此，本發(fā)明的電壓箝制電路不但可應(yīng)用于高頻，也可應(yīng)用于低頻。

此外，部分電壓箝制電路設(shè)計(jì)復(fù)雜度較高且成本較貴，然而，本發(fā)明的電壓箝制電路的電壓箝制功能采用分離設(shè)計(jì)，以降低電路設(shè)計(jì)復(fù)雜度，并降低附加元件寄生特性的影響，且本發(fā)明的電壓箝制可由線性元件調(diào)整，因此，本發(fā)明的電壓箝制電路不但復(fù)雜度較低且成本較便宜。

要說明的是，圖2、圖3所示的晶體管m1-m4均以bjt晶體管為示范說明，然本發(fā)明并不以此為限，晶體管m1-m4也可為mos晶體管，或bjt、mos晶體管的任意組合，其中，以圖2、圖3為例，bjt晶體管的第一端為基極(base)，第二端為射極(emitter)，第三端為集極(collector)，若是使用mos晶體管，舉例來說，mos晶體管的第一端為柵極(gate)，第二端為源極(source)，第三端為漏極(drain)，但并不以此限制本發(fā)明。此外，本發(fā)明的晶體管可為n型或p型晶體管。

根據(jù)上述內(nèi)容可知，本揭露的電壓箝制電路可以無須二極管元件，且可以無須檢測(cè)反應(yīng)電路，利用兩組信號(hào)轉(zhuǎn)換電路與一組運(yùn)算處理電路，即可在無高速二極管元件的集成電路工藝中，實(shí)現(xiàn)高速電壓箝制功能。此外，本揭露的信號(hào)直接處理輸出，比反饋控制速度快，也可簡(jiǎn)易設(shè)計(jì)電壓箝制調(diào)整電平，因此除了可應(yīng)用于集成電路外，也可應(yīng)用于系統(tǒng)電路。

再參照回圖2，其中，為了以下說明，令g1為第一增益偏移電路12的增益，g2為第二增益偏移電路14的增益。

在第一種實(shí)施例中，當(dāng)vin的大小(value)大于vcm，且vin大于vcm的值遠(yuǎn)大于△v的值(例如10倍以上)時(shí)，換句話說，當(dāng)vin-vcm的值遠(yuǎn)大于△v時(shí)，晶體管m2與m4為關(guān)閉(off)，則g1＝g2＝1，也就是g1-g2＝0，而vout＝vo+-vo-，在此例中，vo+即為vin*g1，vo-即為vin*g2，故vout＝vin*|(g1-g2)|＝0，在上述及下述說明中，|(g1-g2)|代表(g1-g2)的絕對(duì)值。

在第二種實(shí)施例中，當(dāng)vin的大小介于(vcm-△v)與(vcm+△v)之間時(shí)，g1≠g2，也就是g1-g2＝k(常數(shù)值或新增益值≠0)，而vout＝vin*|(g1-g2)|＝vin*(k)。

在第三種實(shí)施例中，當(dāng)vin的大小小于vcm，且vin小于vcm的值遠(yuǎn)大于△v的值(例如10倍以上)時(shí)，換句話說，當(dāng)vcm-vin的值遠(yuǎn)大于△v時(shí)，晶體管m1與m3為關(guān)閉(off)，則g1＝g2＝0，也就是g1-g2＝0，而vout＝vo+-vo-，在此例中，vo+即為vin*g1，vo-即為vin*g2，故vout＝vin*|(g1-g2)|＝0。

需說明的是，為了讓本發(fā)明易于理解，上述說明以數(shù)學(xué)運(yùn)算方式表示，然而，其并非限制信號(hào)處理電路16為數(shù)學(xué)運(yùn)算電路或?yàn)閿?shù)字電路，在一實(shí)施例中，信號(hào)處理電路16為模擬電路，而減法可以是信號(hào)能量相減。并且，由于電路可能存在誤差，因此說明中的等號(hào)并不一定為完全相等，實(shí)質(zhì)上相等即可，例如g1-g2＝0的敘述中，g1-g2并不一定完全相等于0，只要實(shí)質(zhì)上相等于0即可。

如圖4所示，其為繪示圖2中各種實(shí)施例的綜合輸出電壓信號(hào)的模擬結(jié)果圖4，其中新增益k調(diào)整為1。

在圖4中，第一區(qū)間40為上述的第一種實(shí)施例，第二區(qū)間42為上述的第二種實(shí)施例，第三區(qū)間44為上述的第三種實(shí)施例，曲線46為vin，曲線48為vout。

如圖5所示，其為繪示本揭露的電壓箝制電路的另一功能示范方塊圖，其中，電壓箝制電路5包括第一增益偏移電路50、第二增益偏移電路52、第三增益偏移電路54、第四增益偏移電路56、信號(hào)處理電路58，且該電壓箝制電路5利用差動(dòng)組的設(shè)計(jì)以提升電壓箝制的功效，并實(shí)現(xiàn)較佳的通帶的線性度。

該第一增益偏移電路50用以接收第一輸入電壓vin+及第一電壓電平vcm1，以對(duì)第一輸入電壓vin+進(jìn)行增益偏移，以產(chǎn)生第一偏移電壓vh1。

該第二增益偏移電路52用以接收第一輸入電壓vin+及第二電壓電平vcm2，以對(duì)第一輸入電壓vin+進(jìn)行增益偏移，以產(chǎn)生第二偏移電壓vl1。

該第三增益偏移電路54用以接收第二輸入電壓vin-及第一電壓電平vcm1，以對(duì)第二輸入電壓vin-進(jìn)行增益偏移，以產(chǎn)生第三偏移電壓vh2。

該第四增益偏移電路56用以接收第二輸入電壓vin-及第二電壓電平vcm2，以對(duì)第二輸入電壓vin-進(jìn)行增益偏移，以產(chǎn)生第四偏移電壓vl2。

該信號(hào)處理電路58用以接收該第一偏移電壓vh1、該第二偏移電壓vl1、該第三偏移電壓vh2及該第四偏移電壓vl2，而產(chǎn)生輸出電壓vout，以使該電壓箝制電路5實(shí)現(xiàn)通帶或抑制帶。

本實(shí)施例為增加第三、第四增益偏移電路54、56以實(shí)現(xiàn)差動(dòng)設(shè)計(jì)，第一增益偏移電路50和第二增益偏移電路52產(chǎn)生一組正端、負(fù)端結(jié)果，第三增益偏移電路54和第四增益偏移電路56產(chǎn)生另一組正端、負(fù)端結(jié)果，然后再做兩組的正端結(jié)果累加、負(fù)端結(jié)果累加，優(yōu)點(diǎn)是失真降低，以下將藉由圖6、圖7詳細(xì)說明。

如圖6所示，其為繪示本揭露的電壓箝制電路的第三實(shí)施例的示范電路圖。

該第一增益偏移電路50包括：具有第一端、第二端及第三端的第一晶體管m1，該第一晶體管的第一端用以接收第一輸入電壓vin+；具有第一端、第二端及第三端的第二晶體管m2，該第二晶體管的第一端用以接收該第一電壓電平vcm+△v(vcm+△v可為圖5的vcm1)，且該第二晶體管的第二端耦接至該第一晶體管的第二端，以產(chǎn)生該第一偏移電壓vh1，該第一晶體管的第三端與該第二晶體管的第三端耦接至電源。

該第二增益偏移電路52包括：具有第一端、第二端及第三端的第三晶體管m3，該第三晶體管的第一端用以接收該第一輸入電壓vin+；具有第一端、第二端及第三端的第四晶體管m4，該第四晶體管的第一端用以接收該第二電壓電平vcm-△v(vcm-△v可為圖5的vcm2)，且該第四晶體管的第二端耦接至該第三晶體管的第二端，以產(chǎn)生該第二偏移電壓vl1，該第三晶體管的第三端與該第四晶體管的第三端耦接至電源。

該第三增益偏移電路54包括：具有第一端、第二端及第三端的第五晶體管m5，該第五晶體管的第一端用以接收第二輸入電壓vin-；具有第一端、第二端及第三端的第六晶體管m6，該第六晶體管的第一端用以接收該第一電壓電平vcm+△v(vcm+△v可為圖5的vcm1)，且該第六晶體管的第二端耦接至該第五晶體管的第二端，以產(chǎn)生該第三偏移電壓vh2，該第五晶體管的第三端與該第六晶體管的第三端耦接至電源。

該第四增益偏移電路56包括：具有第一端、第二端及第三端的第七晶體管m7，該第七晶體管的第一端用以接收該第二輸入電壓vin-；具有第一端、第二端及第三端的第八晶體管m8，該第八晶體管的第一端用以接收該第二電壓電平vcm-△v(vcm-△v可為圖5的vcm2)，且該第八晶體管的第二端耦接至該第七晶體管的第二端，以產(chǎn)生該第四偏移電壓vl2，該第七晶體管的第三端與該第八晶體管的第三端耦接至電源，其中，該第一電壓電平vcm+△v不同于該第二電壓電平vcm-△v。

該信號(hào)處理電路58包括第一運(yùn)算放大器及第二運(yùn)算放大器，該第一運(yùn)算放大器及該第二運(yùn)算放大器均具有第一輸入端(+)及第二輸入端(-)，該第一運(yùn)算放大器的第一輸入端用以接收該第一偏移電壓vh1，該第一運(yùn)算放大器的第二輸入端用以接收該第二偏移電壓vl1，該第二運(yùn)算放大器的第一輸入端用以接收該第三偏移電壓vh2，該第二運(yùn)算放大器的第二輸入端用以接收該第四偏移電壓vl2，該第一運(yùn)算放大器根據(jù)該第一偏移電壓與該第二偏移電壓產(chǎn)生第一正端輸出(如vo1+)及第一負(fù)端輸出(如vo1-)，該第二運(yùn)算放大器根據(jù)該第三偏移電壓與該第四偏移電壓產(chǎn)生第二正端輸出(如vo2+)及第二負(fù)端輸出(如vo2-)，以將該第一正端輸出與該第二正端輸出進(jìn)行信號(hào)能量累加(combine)，并將該第一負(fù)端輸出與該第二負(fù)端輸出進(jìn)行信號(hào)能量累加，進(jìn)而產(chǎn)生新的差動(dòng)輸出第一端(+)與差動(dòng)輸出第二端(-)，最后產(chǎn)生差動(dòng)輸出信號(hào)vout，在本實(shí)施例中，差動(dòng)輸出信號(hào)vout第一端(+)為正端(vo1++vo2+)，差動(dòng)輸出信號(hào)vout第二端(-)為負(fù)端(vo1-+vo2-)。

具體而言，相似于圖2的各種實(shí)施例，為了以下說明，令g1為第一增益偏移電路50的增益，g2為第二增益偏移電路52的增益，g3為第三增益偏移電路54的增益，g4為第四增益偏移電路56的增益，當(dāng)電壓vin大于vcm，且vin大于vcm的值遠(yuǎn)大于△v的值，或者是電壓vin小于vcm，且vin小于vcm的值遠(yuǎn)大于△v的值時(shí)，g1＝g2，g3＝g4，則g1-g2＝0，g3-g4＝0，而vout＝0。需說明的是，為了讓本發(fā)明易于理解，上述說明以數(shù)學(xué)運(yùn)算方式表示，然而，其并非限制信號(hào)處理電路58為數(shù)學(xué)運(yùn)算電路或?yàn)閿?shù)字電路，在一實(shí)施例中，信號(hào)處理電路58為模擬電路，而加法可以是信號(hào)能量累加。并且，由于電路可能存在誤差，因此說明中的等號(hào)并不一定為完全相等，實(shí)質(zhì)上相等即可，例如g1-g2＝0的敘述中，g1-g2并不一定完全相等于0，只要實(shí)質(zhì)上相等于0即可。

如圖7所示，其為繪示本揭露的電壓箝制電路的第四實(shí)施例的示范電路圖。

該第一增益偏移電路50包括：具有第一端、第二端及第三端的第一晶體管m1，該第一晶體管的第一端用以接收該第一輸入電壓vin+，該第一晶體管的第二端耦接至一電阻器r1的一端；具有第一端、第二端及第三端的第二晶體管m2，該第二晶體管的第一端用以接收該第一電壓電平vcm，且該第二晶體管的第二端耦接至該電阻器r1的另一端，以產(chǎn)生該第一偏移電壓vh1，該第一晶體管的第三端與該第二晶體管的第三端耦接至電源。

該第二增益偏移電路52包括：具有第一端、第二端及第三端的第三晶體管m3，該第三晶體管的第一端用以接收該第一輸入電壓vin+；具有第一端、第二端及第三端的第四晶體管m4，該第四晶體管的第一端用以接收該第二電壓電平vcm，該第四晶體管的第二端耦接至一電阻器r2的一端，且該電阻器r2的另一端耦接至該第三晶體管的第二端，以產(chǎn)生該第二偏移電壓vl1，該第三晶體管的第三端與該第四晶體管的第三端耦接至電源。

該第三增益偏移電路54包括：具有第一端、第二端及第三端的第五晶體管m5，該第五晶體管的第一端用以接收該第二輸入電壓vin-，該第五晶體管的第二端耦接至一電阻器r3的一端；具有第一端、第二端及第三端的第六晶體管m6，該第六晶體管的第一端用以接收該第一電壓電平vcm，且該第六晶體管的第二端耦接至該電阻器r3的另一端，以產(chǎn)生該第三偏移電壓vh2，該第五晶體管的第三端與該第六晶體管的第三端耦接至電源。

該第四增益偏移電路56包括：具有第一端、第二端及第三端的第七晶體管m7，該第七晶體管的第一端用以接收該第二輸入電壓vin-；具有第一端、第二端及第三端的第八晶體管m8，該第八晶體管的第一端用以接收該第二電壓電平vcm，該第八晶體管的第二端耦接至一電阻器r4的一端，且該電阻器r4的另一端耦接至該第七晶體管的第二端，以產(chǎn)生該第四偏移電壓vl2，該第七晶體管的第三端與該第八晶體管的第三端耦接至電源，其中，電阻器r1、r2、r3、r4的值相同，而該第一電壓電平相同于該第二電壓電平。

該信號(hào)處理電路58包括第一運(yùn)算放大器及第二運(yùn)算放大器，該第一運(yùn)算放大器及該第二運(yùn)算放大器均具有第一輸入端(+)及第二輸入端(-)，該第一運(yùn)算放大器的第一輸入端用以接收該第一偏移電壓vh1，該第一運(yùn)算放大器的第二輸入端用以接收該第二偏移電壓vl1，該第二運(yùn)算放大器的第一輸入端用以接收該第三偏移電壓vh2，該第二運(yùn)算放大器的第二輸入端用以接收該第四偏移電壓vl2，該第一運(yùn)算放大器根據(jù)該第一偏移電壓與該第二偏移電壓產(chǎn)生第一正端輸出(如vo1+)及第一負(fù)端輸出(如vo1-)，該第二運(yùn)算放大器根據(jù)該第三偏移電壓與該第四偏移電壓產(chǎn)生第二正端輸出(如vo2+)及第二負(fù)端輸出(如vo2-)，以將該第一正端輸出與該第二正端輸出進(jìn)行信號(hào)能量累加，并將該第一負(fù)端輸出與該第二負(fù)端輸出進(jìn)行信號(hào)能量累加，進(jìn)而產(chǎn)生新的差動(dòng)輸出第一端(+)與差動(dòng)輸出第二端(-)，最后產(chǎn)生差動(dòng)輸出信號(hào)vout，在本實(shí)施例中，差動(dòng)輸出信號(hào)vout第一端(+)為正端(vo1++vo2+)，差動(dòng)輸出信號(hào)vout第二端(-)為負(fù)端(vo1-+vo2-)。

具體而言，相似于圖2的各種實(shí)施例，為了以下說明，令g1為第一增益偏移電路50的增益，g2為第二增益偏移電路52的增益，g3為第三增益偏移電路54的增益，g4為第四增益偏移電路56的增益，在本實(shí)施例中，ib*r1所得的電壓值可以是圖6所述的△v，當(dāng)電壓vin大于vcm，且vin大于vcm的值遠(yuǎn)大于ib*r1，或者是電壓vin的小于vcm，且vin小于vcm的值遠(yuǎn)大于ib*r1時(shí)，g1＝g2，g3＝g4，則g1-g2＝0，g3-g4＝0，而vout＝0。需說明的是，為了讓本發(fā)明易于理解，上述說明以數(shù)學(xué)運(yùn)算方式表示，然而，其并非限制信號(hào)處理電路58為數(shù)學(xué)運(yùn)算電路或?yàn)閿?shù)字電路，在一實(shí)施例中，信號(hào)處理電路58為模擬電路，而加法可以是信號(hào)能量累加。并且，由于電路可能存在誤差，因此說明中的等號(hào)并不一定為完全相等，實(shí)質(zhì)上相等即可，例如g1-g2＝0的敘述中，g1-g2并不一定完全相等于0，只要實(shí)質(zhì)上相等于0即可。

其他電路如圖6、圖7所示，其中，晶體管m9、m10、m11、m12類似第2、3圖的晶體管m5及晶體管m6，其用以提供固定電流ib，以作為電流源，但本發(fā)明并不以此為限。

需說明的是，圖6、圖7所示的晶體管m1-m8均以bjt晶體管為示范說明，然而本發(fā)明并不以此為限，晶體管m1-m8也可為mos晶體管，或bjt、mos晶體管的任意組合，其中，以圖6、圖7為例，bjt晶體管的第一端為基極(base)，第二端為射極(emitter)，第三端為集極(collector)，若是使用mos晶體管，舉例來說，mos晶體管的第一端為柵極(gate)，第二端為源極(source)，第三端為漏極(drain)。此外，本發(fā)明的晶體管可為n型或p型晶體管。

要說明的是，圖5至圖7所述內(nèi)容與圖1a至圖4所述內(nèi)容相同或相似之處在此并不加以贅述，而圖5至圖7所述內(nèi)容除了具有圖1a至圖4所述內(nèi)容的技術(shù)功效外，還進(jìn)一步利用差動(dòng)組，提升電壓箝制的功效，且通帶的線性度較佳。

由上述內(nèi)容可知，本揭露的電壓箝制電路中，利用多個(gè)增益偏移電路及信號(hào)處理電路，產(chǎn)生輸出電壓，藉以可在無需二極管元件的電路中，仍可實(shí)現(xiàn)高速電壓箝制，并可簡(jiǎn)易調(diào)整電壓中心電平。

上述實(shí)施形態(tài)僅例示性說明本揭露的原理、特點(diǎn)及其功效，并非用以限制本揭露的可實(shí)施范圍，本領(lǐng)域技術(shù)人員均可在不違背本揭露的精神及范圍下，對(duì)上述實(shí)施形態(tài)進(jìn)行修飾與改變。任何運(yùn)用本揭露所揭示內(nèi)容而完成的等效改變及修飾，均仍應(yīng)為權(quán)利要求范圍所涵蓋。因此，本揭露的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。