專利名稱:執(zhí)行電壓調(diào)節(jié)的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電路，具體地說，涉及執(zhí)行電壓調(diào)節(jié)的電路。
背景技術(shù)：
隨著電子線路的工作電壓由于布局密度的增大而降低，保持供電電壓相同但必須降低電子線路的工作電壓的應(yīng)用越來越多。然而，由于越來越多的應(yīng)用依靠電池供電，因此也必須降低電子線路所利用的功率。所以，需要能夠使用盡可能小的功率執(zhí)行電壓調(diào)節(jié)的電路。
以下將結(jié)合同樣的單元標(biāo)以同樣的標(biāo)號的附圖對本發(fā)明進行非限制性的舉例說明，在這些附圖中圖1以原理圖例示了按照本發(fā)明的一個實施例設(shè)計的電路；圖2以原理圖例示了按照本發(fā)明的另一個實施例設(shè)計的電路；圖3以曲線圖例示了按照本發(fā)明的一個實施例設(shè)計的圖1所示電路的電壓對溫度的曲線；圖4以曲線圖例示了按照本發(fā)明的一個實施例設(shè)計的圖1所示電路的電壓對電流的曲線；以及圖5以方框圖例示了按照本發(fā)明的一個實施例設(shè)計的電路。
技術(shù)人員可以理解，例示圖中的這些單元只是為了簡潔和清晰，因此沒有必要按比例繪制。例如，圖中一些單元的尺寸相對另一些單元作了夸張，以有助于更好地理解本發(fā)明的實施例。
具體實施方式圖1以原理圖例示了按照本發(fā)明的一個實施例設(shè)計的電路10，它包括場效應(yīng)晶體管20-25。電路10的第一端與節(jié)點30連接，而電路10的第二端與節(jié)點28連接。第一供電電壓(例如Vbattery)接到節(jié)點30上，電路27接到節(jié)點28上。電路27還接到第二供電電壓40(例如，地)上。p溝道晶體管20的第一電流電極、p溝道晶體管21的第一電流電極和n溝道晶體管24的第一電流電極都接到節(jié)點30上。晶體管20的控制電極和晶體管21的控制電極都接到節(jié)點28上。晶體管20的第二電流電極與n溝道晶體管22的第一電流電極、晶體管22的控制電極和n溝道晶體管23的控制電極連接在一起。晶體管21的第二電流電極與晶體管23的第一電流電極、n溝道晶體管24的控制電極和電容元件26的第一端連接在一起。晶體管23的第二電流電極與p溝道晶體管25的第一電流電極連接。晶體管25的控制電極與第二供電電壓連接，而晶體管25的第二電流電極接到節(jié)點28上。節(jié)點28還接到晶體管22的第二電流電極、電容元件26的第二端和晶體管24的第二電流電極。
參見圖1，電路10設(shè)計成在工作時通過晶體管20、21、22、23和25的電流近似相等。晶體管23在面積上比晶體管22大，因此晶體管23就具有比晶體管22的小的Vgs。這樣，就使得在晶體管22與23之間形成一個ΔVgs。注意，對于電流相同的情況，晶體管22的Vgs將比晶體管23的Vgs大。在這里，ΔVgs表示晶體管22的柵極到源極的電壓與晶體管23的柵極到源極的電壓之差。ΔVgs也會是晶體管25兩端的電壓。晶體管25的面積可以調(diào)節(jié)成使得流過晶體管25的電流近似與流過晶體管20、21、22和23的電流相同。
晶體管21兩端的電壓(下面標(biāo)為V21)近似等于(ΔVgs/晶體管25的溝道電阻)*(晶體管21的溝道電阻)。注意，V21+(晶體管24的Vgs)近似等于Vbattery與節(jié)點28的電壓之間的電壓差。Vbattery與節(jié)點28的電壓之間的電壓差(下面標(biāo)為Vdrop)近似等于用來制造電路10的半導(dǎo)體材料的帶隙電壓。對于硅來說，帶隙電壓近似為1.1伏。因此，對于用硅形成的電路10，Vdrop近似為1.1伏。注意，Vdrop可以有意做成與帶隙電壓有所不同，以便將電路10的特征調(diào)節(jié)成適應(yīng)形成電路10的制造工藝的特性和使電路10具有所希望的電壓與溫度特性。還要注意的是，Vdrop為晶體管24兩端的電壓降。
因此，電路10在Vbattery與電路27之間形成電壓降(Vdrop)。這對于電路27的安全工作電壓低于Vbattery電壓的應(yīng)用來說是很有用的。例如，許多智能卡應(yīng)用和手持游戲使用可以比電路27的安全工作電壓高1伏或更高一些的經(jīng)濟電池。因此就有必要使用在供電電壓(例如Vbattery)與電路27的工作電壓之間提供所希望的電壓降的電路10。注意，雖然供電電壓Vbattery例示為電池電壓，但本發(fā)明的另一些實施方式可以使用任何源來提供供電電壓。電池只是可能的電源的一個例子。電路27可以是任何類型的能在供電電壓等于或小于Vbattery下工作的電路。注意，對于某些實施方式，電路27可以在比Vbattery高的電壓下工作，但節(jié)點28處的Vbattery或者低一些的電壓用來為電路27供電，以便降低電路27耗費的功率或減少電路27耗散的熱。
在本發(fā)明的一個實施例中，電容器26用來使電路10穩(wěn)定。注意，如果晶體管24的柵極上的電壓降低，晶體管24的Vgs也會降低。于是，節(jié)點28上的電壓就會趨于增大(即，向Vbattery移動)。結(jié)果，晶體管23傳導(dǎo)較小的電流，從而流過晶體管21的電流就較小。因此，晶體管24的柵極上的電壓就要增大。這樣，晶體管24的柵極上的電壓可能振蕩或者緩慢地衰減，如果相位通過晶體管23、24和25向180度增大的話。晶體管24的柵極上電壓出現(xiàn)振蕩通常是不希望的，在高頻(諸如1兆赫以上)可能特別明顯。注意，電路10通常被期望工作在頻率1兆赫以下直到DC(直流)。本發(fā)明的另一些實施方式可以不用電容器26。本發(fā)明的其他實施方式可以用另外一些途徑和電路單元來穩(wěn)定電路10的工作。
注意，對于圖1所例示的電路10的實施例，晶體管22、23和24工作在低于門限的范圍，其中柵極到源極的電壓低于晶體管的門限電壓。注意，晶體管的門限電壓(Vt)為晶體管被認(rèn)為“開啟”成為導(dǎo)通的電壓。在一個實施例中，晶體管20和21在低于門限的范圍不工作；然而，另一些實施方式可以使晶體管20和21在低于門限的范圍內(nèi)工作。注意，使場效應(yīng)晶體管(例如22、23、24)在低于門限范圍工作會導(dǎo)致場效應(yīng)晶體管的柵極到源極的電壓的作用與雙極型晶體管的基極到發(fā)射極的電壓類似。
注意，經(jīng)常所希望的是使節(jié)點28上的電壓在較寬的溫度范圍內(nèi)保持比較穩(wěn)定。這樣，所希望的是使Vdrop 28在較寬的溫度范圍內(nèi)保持比較穩(wěn)定。在一個實施例中，這是通過使電路10的第一部分具有正溫度系數(shù)而使電路10的第二部分具有負(fù)溫度系數(shù)來實現(xiàn)的。對于電路10的一個實施例，晶體管24的柵極到源極的電壓具有負(fù)溫度系數(shù)(即，晶體管24的Vgs隨著溫度的升高而降低)。為了彌補這個情況，晶體管21的源極到漏極的電壓具有正溫度系數(shù)(即，晶體管21的Vsd隨溫度升高而增大)。晶體管22與23的柵極到源極的電壓之差(ΔVgs)近似等于(KT/q)*ln(晶體管23的面積/晶體管22的面積)，其中T為開氏度，而K和q為已知的常數(shù)。注意，晶體管21的Vsd的正溫度系數(shù)是晶體管23與22之間的ΔVgs的函數(shù)。因此，負(fù)、正溫度系數(shù)組合在一起相互彌補，從而對電路10的凈效應(yīng)是相對溫度保持穩(wěn)定。
晶體管22與23的面積比、晶體管21與25的面積比和晶體管24的面積可以調(diào)節(jié)成使從節(jié)點30到節(jié)點28的電壓降(Vdrop)處在所希望的范圍內(nèi)。這個所希望的范圍的中央通常在帶隙電壓(對于硅來說為1.1伏)附近。本發(fā)明的另一些實施方式可以使Vdrop在任何所希望的范圍，包括顯著比帶隙電壓大或小的電壓。因此，通過改變晶體管22與23的面積比、晶體管21與25的面積比和晶體管24的面積可以改變電路10相對于溫度改變的特征。
注意，對于本發(fā)明的一個實施例，晶體管25起著為電路10提供阻抗的作用。晶體管20和21各起著電路10的電流源的作用。晶體管24起著輸出晶體管的作用，可以在電路27汲取較大量的電流時為電路27提供顯著電流量。晶體管24的柵極上的電壓可以稱為基準(zhǔn)電壓。調(diào)節(jié)電路11和輸出晶體管24一起形成電壓調(diào)節(jié)電路10。調(diào)節(jié)電路11包括晶體管20、21、22、23和25以及電容元件26。晶體管24的控制電極上的電壓標(biāo)為Vref，為輸出晶體管24提供基準(zhǔn)電壓。
圖2以原理圖例示了按照本發(fā)明的另一個實施例設(shè)計的電路100。電路100的第一端接到節(jié)點130上，而電路100的第二端接到節(jié)點128上。第一供電電壓(例如，Vbattery)接到節(jié)點130上，而電路127接到節(jié)點128上。電路127還接到第二供電電壓40(例如，地)上。p溝道晶體管120的第一電流電極、p溝道晶體管121的第一電流電極和雙極型晶體管124的第一電流電極都接到節(jié)點130上。晶體管120的控制電極和晶體管121的控制電極都接到節(jié)點128上。晶體管120的第二電流電極與雙極型晶體管122的第一電流電極、晶體管122的控制電極和雙極型晶體管123的控制電極連接在一起。晶體管121的第二電流電極與晶體管123的第一電流電極、雙極型晶體管124的控制電極和電容元件126的第一端連接在一起。晶體管123的第二電流電極與p溝道晶體管125的第一電流電極連接。晶體管125的控制電極與第二供電電壓連接，而晶體管125的第二電流電極接到節(jié)點128上。節(jié)點128還接到晶體管122的第二電流電極、電容元件126的第二端和晶體管124的第二電流電極。
注意，對于本發(fā)明的一個實施例，晶體管125起著為電路100提供阻抗的作用。晶體管120和121各起著電路100的電流源的作用。晶體管124起著輸出晶體管的作用，可以在電路127吸取較大量的電流時為電路127提供顯著電流量。晶體管124的柵極上的電壓可以稱為基準(zhǔn)電壓。調(diào)節(jié)電路111和輸出晶體管124一起形成電壓調(diào)節(jié)電路100。調(diào)節(jié)電路111包括晶體管120、121、122、123和125以及電容元件126。晶體管124的控制電極上的電壓標(biāo)為Vref，為輸出晶體管124提供基準(zhǔn)電壓。
由圖1和2可見，注意對于一個實施例，電路100與電路10的不同之處在于電路10的場效應(yīng)晶體管22、23和24已經(jīng)用雙極型晶體管122、123和124來代替。對于本發(fā)明的一個實施例，雙極型晶體管122-125可以是npn雙極型晶體管。本發(fā)明的另一些實施方式也可以使用p溝道晶體管代替所選用的n溝道晶體管，使用n溝道晶體管代替所選用的p溝道晶體管，和/或用pnp雙極型晶體管代替所選用的npn雙極型晶體管。注意，對于本發(fā)明的某些實施方式，電路10可以用在電路27與第二供電電壓40、140(例如，地)之間。圖2的電路100以與圖1的電路10類似的方式操作，其中雙極型晶體管122-124就如普通的npn雙極型晶體管那樣工作。注意，雙極型晶體管122-124的Vbe的作用與圖1的場效應(yīng)晶體管22-24的Vgs在低于門限的情況下的作用類似。
圖3以曲線圖例示了按照本發(fā)明的一個實施例設(shè)計的圖1的電路的電壓對溫度的關(guān)系曲線(假設(shè)制造工藝參數(shù)沒有改變)。所示電壓為節(jié)點28(見圖1)相對第二供電電壓(例如，地)的電壓。注意，電壓在很寬的溫度范圍(即，-30攝氏度到125攝氏度)沒有顯著改變(對于所示曲線圖，近似為1毫狀)。另一些實施方式可以改變電路10的參數(shù)(例如，晶體管的尺寸、制造工藝參數(shù))，以便在所希望的無論什么溫度范圍內(nèi)改變節(jié)點28的電壓范圍。
圖4以曲線圖例示了按照本發(fā)明的一個實施例設(shè)計的圖1的電路的電壓對電流的關(guān)系曲線。所示電壓為從節(jié)點30到節(jié)點28的電壓降Vdrop(見圖1)。所示電流為從電路10提供給電路27的電流。注意，一旦電流水平達到150毫微安后，Vdrop就相當(dāng)好地建立起來，而且并沒有明顯變化。因此，電路10在第一供電電壓(Vbattery)與在節(jié)點28處提供給電路27的電壓之間提供了一個穩(wěn)定的電壓降。
圖5以方框圖例示了按照本發(fā)明的一個實施例設(shè)計的電路200。注意，可以將多個電路10或電路100串聯(lián)起來，以便在第一供電電壓(Vbattery)30、130與電路27、127之間提供較大的電壓降。可以將任意多個電路10、100串聯(lián)在一起。串聯(lián)中還可以用電路10和100的任何組合。注意，標(biāo)號10′、30′和28′表示圖1的電路10的第二示例。注意，標(biāo)號100′、130′和128′表示圖2的電路100的第二示例。此外，另一些實施方式可以將多個電路10、100的示例設(shè)置在電路27、127與第二供電電壓40、140(例如，地)之間。
雖然本發(fā)明是根據(jù)具體導(dǎo)電類型或電位極性進行說明的，但技術(shù)人員可以理解，導(dǎo)電類型與電位極性可以反向。
在以上詳細(xì)說明中，結(jié)合具體實施例對本發(fā)明作了說明。然而，一般熟悉該技術(shù)領(lǐng)域：
的人員可以理解，在不背離如以下權(quán)利要求
書中所提出的本發(fā)明的范圍的情況下可以進行各種修改和變動。因此，詳細(xì)說明和附圖都是例示性的而不是限制性的，而所有這樣的修改都應(yīng)納入本發(fā)明的專利保護范圍。
上面就具體實施例說明了本發(fā)明的效益、其他優(yōu)點和對問題的解決方案。然而，這些效益、優(yōu)點、對問題的解決方案和可以導(dǎo)致任何效益、優(yōu)點或解決方案出現(xiàn)或成為更明顯的任何組成部分不應(yīng)視為任何或所有權(quán)項的關(guān)鍵性的、所必需的或?qū)嵸|(zhì)性的特征或組成部分。如在這里所使用的，所謂“包括”是指非排它性的包括，因此包括所列組成部分的過程、方法、產(chǎn)品或設(shè)備不只是包括所列這些組成部分，而可以包括沒有明顯列入的或這樣的過程、方法、產(chǎn)品或設(shè)備所固有的其他組成部分。
附件1.一種具有第一輸出端的電路，所述電路包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；具有接到第二電流源的輸出端上的第一電流電極、接到第一晶體管的控制電極上的控制電極和第二電流電極的第二晶體管；具有接到第二晶體管的第二電流電極上的第一端和接到第一輸出端上的第二端的阻抗；以及具有接到供電端上的第一電流電極、接到第二晶體管的第一電流電極上的控制電極和接到第一輸出端上的第二電流電極的第三晶體管。
2.權(quán)利要求
1的電路，其中所述第一、第二和第三晶體管都是MOS晶體管。
3.權(quán)利要求
2的電路，其中所述第一、第二和第三晶體管都是N溝道晶體管。
4.權(quán)利要求
1的電路，其中所述第一、第二和第三晶體管都是雙極型晶體管。
5.權(quán)利要求
4的電路，其中所述雙極型晶體管都是NPN晶體管。
6.權(quán)利要求
1的電路，其中所述第一和第二電流源都是MOS晶體管。
7.權(quán)利要求
1的電路，其中
所述第一電流源包括具有接到供電端上的第一電流電極、接到第一晶體管的第一電流源上的第二電流源和接到第一輸出端上的控制電極的第一電流源晶體管；以及所述第二電流源包括具有接到供電端上的第一電流電極、接到第二晶體管的第一電流源上的第二電流源和接到第一輸出端上的控制電極的第二電流源晶體管。
8.權(quán)利要求
1的電路，其中所述第一和第二電流源還表征為通過提供更多電流響應(yīng)第一輸出端上電壓的降低。
9.權(quán)利要求
1的電路，其中所述阻抗包括MOS晶體管。
10.權(quán)利要求
9的電路，其中所述MOS晶體管具有作為接到第二晶體管的第二電流電極上的第一端的第一電流電極、作為接到第一輸出端上的第二端的第二電流電極和接到接地端上的柵極。
11.權(quán)利要求
1的電路，所述電路還包括具有接到第三晶體管的控制電極上的第一端和接到第一輸出端上的第二端的電容元件。
12.具有第二輸出端的權(quán)利要求
1的電路，所述電路還包括具有接到第一輸出端上的輸入端和輸出端的第三電流源；具有接到第一輸出端上的輸入端和輸出端的第四電流源；具有接到第三電流源的輸出端上的第一電流電極和控制電極和接到第二輸出端上的第二電流電極的第四晶體管；具有接到第四電流源的輸出端上的第一電流電極、接到第四晶體管的控制電極上的控制電極和第二電流電極的第五晶體管；具有接到第五晶體管的第二電流電極上的第一端和接到第二輸出端上的第二端的第二阻抗；以及具有接到第一輸出端上的第一電流電極、接到第四晶體管的第一電流電極上的控制電極和接到第二輸出端上的第二電流電極的第六晶體管。
13.一種具有第一輸出端的電路，所述電路包括接在供電端與輸出端之間的用來提供基準(zhǔn)電壓的調(diào)節(jié)器電路；以及具有接到供電端上的第一電流電極、用來接收基準(zhǔn)電壓的控制電極和接到第一輸出端上的第二電流電極的輸出晶體管，其中所述調(diào)節(jié)器電路所接收的全部電流傳送給第一輸出端。
14.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器包括一對各提供相等的電流的電流源。
15.權(quán)利要求
14的電路，其中所述相等的電流隨第一輸出端上的電壓的降低而增大。
16.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器隨第一輸出端上的電壓的降低而增大基準(zhǔn)電壓。
17.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；具有接到第二電流源的輸出端上的用來提供基準(zhǔn)電壓的第一電流電極、接到第一晶體管的控制電極上的控制電極和第二電流電極的第二晶體管；以及具有接到第二晶體管的第二電流電極上的第一端和接到第一輸出端上的第二端的阻抗。
18.具有第二輸出端的權(quán)利要求
13的電路，所述電路還包括接在第一輸出端與第二輸出端之間的用來提供第二基準(zhǔn)電壓的第二調(diào)節(jié)器電路；以及具有接到第一輸出端上的第一電流電極、用來接收第二基準(zhǔn)電壓的控制電極和接到第二輸出端上的第二電流電極的第二輸出晶體管，其中所述第二調(diào)節(jié)器電路所接收的全部電流傳送給第二輸出端。
19.一種具有第一輸出端的電路，所述電路包括用來建立用以建立基準(zhǔn)電壓的基準(zhǔn)電流的電流反射鏡，其中所述基準(zhǔn)電流隨輸出端上的電壓的降低而增大；承載基準(zhǔn)電流的、數(shù)值隨溫度增大而降低的阻抗；以及用于接收基準(zhǔn)電壓并在輸出端提供輸出電流的輸出晶體管。
20.權(quán)利要求
19的電路，其中所述電流反射鏡包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；以及具有接到第二電流源的輸出端上的用來提供基準(zhǔn)電壓的第一電流電極、接到第一晶體管的控制電極上的控制電極和接到阻抗上的第二電流電極的第二晶體管。
21.具有第二輸出端的權(quán)利要求
19的電路，所述電路還包括用來建立用以建立第二基準(zhǔn)電壓的第二基準(zhǔn)電流的第二電流反射鏡，其中所述第二基準(zhǔn)電流隨第二輸出端上的電壓的降低而增大；承載第二基準(zhǔn)電流、數(shù)值隨溫度增大而降低的第二阻抗；以及用于接收第二基準(zhǔn)電壓并在第二輸出端提供第二輸出電流的第二輸出晶體管。
權(quán)利要求
1.一種具有第一輸出端的電路，所述電路包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；具有接到第二電流源的輸出端上的第一電流電極、接到第一晶體管的控制電極上的控制電極和第二電流電極的第二晶體管；具有接到第二晶體管的第二電流電極上的第一端和接到第一輸出端上的第二端的阻抗；以及具有接到供電端上的第一電流電極、接到第二晶體管的第一電流電極上的控制電極和接到第一輸出端上的第二電流電極的第三晶體管。
2.權(quán)利要求
1的電路，其中所述第一、第二和第三晶體管都是MOS晶體管。
3.權(quán)利要求
2的電路，其中所述第一、第二和第三晶體管都是N溝道晶體管。
4.權(quán)利要求
1的電路，其中所述第一、第二和第三晶體管都是雙極型晶體管。
5.權(quán)利要求
4的電路，其中所述雙極型晶體管都是NPN晶體管。
6.權(quán)利要求
1的電路，其中所述第一和第二電流源都是MOS晶體管。
7.權(quán)利要求
1的電路，其中所述第一電流源包括具有接到供電端上的第一電流電極、接到第一晶體管的第一電流源上的第二電流源和接到第一輸出端上的控制電極的第一電流源晶體管；以及所述第二電流源包括具有接到供電端上的第一電流電極、接到第二晶體管的第一電流源上的第二電流源和接到第一輸出端上的控制電極的第二電流源晶體管。
8.權(quán)利要求
1的電路，其中所述第一和第二電流源還表征為通過提供更多電流響應(yīng)第一輸出端上電壓的降低。
9.權(quán)利要求
1的電路，其中所述阻抗包括MOS晶體管。
10.權(quán)利要求
9的電路，其中所述MOS晶體管具有作為接到第二晶體管的第二電流電極上的第一端的第一電流電極、作為接到第一輸出端上的第二端的第二電流電極和接到接地端上的柵極。
11.權(quán)利要求
1的電路，所述電路還包括具有接到第三晶體管的控制電極上的第一端和接到第一輸出端上的第二端的電容元件。
12.具有第二輸出端的權(quán)利要求
1的電路，所述電路還包括具有接到第一輸出端上的輸入端和輸出端的第三電流源；具有接到第一輸出端上的輸入端和輸出端的第四電流源；具有接到第三電流源的輸出端上的第一電流電極和控制電極和接到第二輸出端上的第二電流電極的第四晶體管；具有接到第四電流源的輸出端上的第一電流電極、接到第四晶體管的控制電極上的控制電極和第二電流電極的第五晶體管；具有接到第五晶體管的第二電流電極上的第一端和接到第二輸出端上的第二端的第二阻抗；以及具有接到第一輸出端上的第一電流電極、接到第四晶體管的第一電流電極上的控制電極和接到第二輸出端上的第二電流電極的第六晶體管。
13.一種具有第一輸出端的電路，所述電路包括接在供電端與輸出端之間的用來提供基準(zhǔn)電壓的調(diào)節(jié)器電路；以及具有接到供電端上的第一電流電極、用來接收基準(zhǔn)電壓的控制電極和接到第一輸出端上的第二電流電極的輸出晶體管，其中所述調(diào)節(jié)器電路所接收的全部電流傳送給第一輸出端。
14.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器包括一對各提供相等的電流的電流源。
15.權(quán)利要求
14的電路，其中所述相等的電流隨第一輸出端上的電壓的降低而增大。
16.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器隨第一輸出端上的電壓的降低而增大基準(zhǔn)電壓。
17.權(quán)利要求
13的電路，其中所述調(diào)節(jié)器包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；具有接到第二電流源的輸出端上的用來提供基準(zhǔn)電壓的第一電流電極、接到第一晶體管的控制電極上的控制電極和第二電流電極的第二晶體管；以及具有接到第二晶體管的第二電流電極上的第一端和接到第一輸出端上的第二端的阻抗。
18.具有第二輸出端的權(quán)利要求
13的電路，所述電路還包括接在第一輸出端與第二輸出端之間的用來提供第二基準(zhǔn)電壓的第二調(diào)節(jié)器電路；以及具有接到第一輸出端上的第一電流電極、用來接收第二基準(zhǔn)電壓的控制電極和接到第二輸出端上的第二電流電極的第二輸出晶體管，其中所述第二調(diào)節(jié)器電路所接收的全部電流傳送給第二輸出端。
19.一種具有第一輸出端的電路，所述電路包括用來建立用以建立基準(zhǔn)電壓的基準(zhǔn)電流的電流反射鏡，其中所述基準(zhǔn)電流隨輸出端上的電壓的降低而增大；承載基準(zhǔn)電流的、數(shù)值隨溫度增大而降低的阻抗；以及用于接收基準(zhǔn)電壓并在輸出端提供輸出電流的輸出晶體管。
20.權(quán)利要求
19的電路，其中所述電流反射鏡包括具有接到供電端上的輸入端和輸出端的第一電流源；具有接到供電端上的輸入端和輸出端的第二電流源；具有接到第一電流源的輸出端上的第一電流電極和控制電極和接到第一輸出端上的第二電流電極的第一晶體管；以及具有接到第二電流源的輸出端上的用來提供基準(zhǔn)電壓的第一電流電極、接到第一晶體管的控制電極上的控制電極和接到阻抗上的第二電流電極的第二晶體管。
21.具有第二輸出端的權(quán)利要求
19的電路，所述電路還包括用來建立用以建立第二基準(zhǔn)電壓的第二基準(zhǔn)電流的第二電流反射鏡，其中所述第二基準(zhǔn)電流隨第二輸出端上的電壓的降低而增大；承載第二基準(zhǔn)電流、數(shù)值隨溫度增大而降低的第二阻抗；以及用于接收第二基準(zhǔn)電壓并在第二輸出端提供第二輸出電流的第二輸出晶體管。
專利摘要
電路(10，100)用來執(zhí)行電壓調(diào)節(jié)。在一個實施例中，用電壓調(diào)節(jié)器(11)與輸出晶體管(24)配合來形成用來調(diào)節(jié)從第一節(jié)點(30)到第二節(jié)點(28)的電壓降的電路(10)。這個第二節(jié)點(28)可以用來為電路(27)供電。電路(10)內(nèi)的幾個晶體管(20－25)的面積可以調(diào)節(jié)成使得負(fù)和正溫度系數(shù)可以平衡，從而使電路(10)在電壓和溫度范圍內(nèi)表現(xiàn)得如所希望的。注意，在一個實施例中，電路(10)是一個2端器件。
文檔編號G05F3/26GK1997952SQ20058001435
公開日2007年7月11日 申請日期2005年4月13日
發(fā)明者伊拉·G·米勒, 布萊特·J·湯普森, 小艾杜阿多·維拉德 申請人:飛思卡爾半導(dǎo)體公司導(dǎo)出引文BiBTeX, EndNote, RefMan