專利名稱：串聯型電壓調整電路的制作方法
技術領域：
本發(fā)明涉及模擬電源技術，特別涉及一種串聯型電壓調整電路。
背景技術：
電壓調整電路俗稱穩(wěn)壓電路，它的功能是從一個欠穩(wěn)定的電源電壓中獲得一個穩(wěn)定的直流電壓。隨著模擬混合電路的不斷發(fā)展，電路系統(tǒng)要求越來越多的精準電壓和電流基準，為控制電壓，現代電路最常見的設計是電壓調整電路，一般電壓調整電路按結構又分并聯和串聯型。傳統(tǒng)串聯型電壓調整電路通過不斷調整串聯在輸入輸出之間的功率管來控制輸出穩(wěn)定的電壓。圖1所示是一典型串聯型電壓調整電路，電壓調整功率管Tl是NMOS管，電壓調整功率管Tl的漏極接電源電壓Vcc，源極輸出穩(wěn)定電壓Vout，第一電阻R1、第二電阻R2作為分壓取樣電阻串聯在電壓調整功率管Tl的源極和地之間，第一電阻R1、第二電阻R2的串接點與誤差放大器10的負輸入端相連，誤差放大器10的正輸入端連基準電壓Vref，基準電壓 Vref通常由帶隙基準源產生，誤差放大器10的輸出端接緩沖器11的輸入，緩沖器11的輸出與電壓調整功率管Tl的柵極相連，輸出負載RLoad接在電壓調整功率管Tl的源極和地之間，輸出電容Cout及寄生電阻ESR串接在電壓調整功率管Tl的源極和地之間。典型串聯型電壓調整電路的電壓調整是通過分壓取樣電阻第一電阻R1、第二電阻 R2、誤差放大器10、緩沖器11、電壓調整管Tl這樣的反饋控制回路實現的。典型串聯型電壓調整電路啟動時，輸出穩(wěn)定電壓Vout瞬態(tài)是零，誤差放大器10的正輸入端的基準電壓Vref 先起作用，誤差放大器10產生正信號，通過緩沖器11在電壓調整功率管Tl的柵極產生高電平，使NMOS電壓調整功率管Tl導通，這樣穩(wěn)定電壓Vout就有了，分壓取樣電阻第一電阻R1、第二電阻R2的分壓大于基準電壓Vref時，誤差放大器10產生負信號，使電壓調整功率管Tl的柵極電位降低，從而使穩(wěn)定電壓Vout降低；當分壓取樣電阻第一電阻R1、第二電阻R2的分壓小于基準電壓Vref時，誤差放大器10產生正信號，使電壓調整功率管Tl的柵
極電位升高，從而使穩(wěn)定電壓Vout升高，經過調整達到穩(wěn)態(tài)平衡，呵=Vout * (R :R2)。典型串聯型電壓調整電路在啟動時，是利用基準電壓Vref通過誤差放大器10去控制NMOS管電壓調整功率管Tl的導通，由于誤差放大器10負輸入端的電阻取樣反饋電壓瞬態(tài)是零，而正輸入端的基準電壓Vref能快速到位，誤差放大器10的增益很高，故NMOS 電壓調整功率管Tl的柵極會存在瞬態(tài)高電壓沖擊，此時NMOS電壓調整功率管Tl相當一開關，則電源電壓Vcc立即傳輸到NMOS電壓調整功率管Tl源極輸出穩(wěn)定電壓Vout，輸出的穩(wěn)定電壓Vout瞬態(tài)響應一個尖峰沖擊，然后通過調整才慢慢進入穩(wěn)定狀態(tài)，這種尖峰沖擊在啟動瞬間是不可避免的，它容易產生過壓、過功耗損傷，并影響電壓調整電路可靠性。圖 2所示為典型串聯型電壓調整電路輸出的穩(wěn)定電壓Vout在啟動時的瞬態(tài)響應，橫軸是時間 T，縱軸是電壓，可見有尖峰現象。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種串聯型電壓調整電路，在啟動瞬間能避免產生尖峰沖擊。為解決上述技術問題，本發(fā)明的串聯型電壓調整電路，包括一典型串聯型電壓調整電路，還包括一邏輯控制電路；邏輯控制電路包括帶隙基準電壓輸入端、斜坡信號電壓輸入端，斜坡信號電壓在零和電源電壓之間緩變；邏輯控制電路的輸出端接典型串聯型電壓調整電路中的誤差放大器的正輸入端， 當斜坡信號電壓小于帶隙基準電壓時，邏輯控制電路的輸出電壓為斜坡信號電壓，當斜坡信號電壓大于帶隙基準電壓時，邏輯控制電路的輸出電壓為帶隙基準電壓。典型串聯型電壓調整電路包括NMOS電壓調整功率管、第一電阻、第二電阻、誤差放大器、緩沖器；電壓調整功率管的漏極接電源電壓，源極輸出穩(wěn)定電壓，第一電阻、第二電阻作為分壓取樣電阻串聯在電壓調整功率管的源極和地之間，第一電阻、第二電阻的串接點與誤差放大器的負輸入端相連，誤差放大器的輸出端接緩沖器的輸入，緩沖器的輸出與電壓調整功率管的柵極相連。邏輯控制電路可以包括一比較器、一非門、一第二 NMOS管、一第三NMOS管；第二 NMOS管及第三NMOS管的源極接所述典型串聯型電壓調整電路中的誤差放大器的正輸入端，第二 NMOS管的漏極及比較器的正輸入端接帶隙基準電壓，第三NMOS管的漏極及比較器的負輸入端接斜坡信號電壓，比較器的輸出端接非門的輸入及第三NMOS管的柵極，非門的輸出接第二 NMOS管的柵極。邏輯控制電路可以包括一比較器、一非門、一第四PMOS管、一第五PMOS管，第四 PMOS管及第五PMOS管的漏極接所述典型串聯型電壓調整電路中的誤差放大器的正輸入端，第四PMOS管的源極及比較器的正輸入端接帶隙基準電壓，第五PMOS管的源極及比較器的負輸入端接斜坡信號電壓，比較器的輸出端接非門的輸入及第四PMOS管的柵極，非門的輸出接第五PMOS管的柵極。本發(fā)明的串聯型電壓調整電路，斜坡信號電壓Vramp專用于電路的啟動狀態(tài)，而帶隙基準電壓Vref用于電路的穩(wěn)定狀態(tài)，這樣在啟動狀態(tài)時，是利用在零和電源電壓Vcc 電壓之間緩變的斜坡信號電壓Vramp通過誤差放大器去控制電壓調整功率管Tl的導通，串聯型電壓調整電路輸出的穩(wěn)定電壓Vout的啟動瞬態(tài)響應是緩變可控的，在啟動瞬間能避免產生尖峰沖擊，當斜坡信號電壓Vramp大于帶隙基準電壓Vref時，電路進入穩(wěn)定狀態(tài)， 使輸出穩(wěn)定電壓Vout限定在安全的范圍內，這樣可大大提高串聯型電壓調整電路的可靠性，降低啟動功耗，實現串聯型電壓調整電路安全啟動，避免高浪涌和反沖過壓損壞。


下面結合附圖及具體實施方式
對本發(fā)明作進一步詳細說明。圖1是一典型串聯型電壓調整電路的電路圖；圖2是典型串聯型電壓調整電路輸出的穩(wěn)定電壓在啟動時的瞬態(tài)響應圖；圖3是本發(fā)明的串聯型電壓調整電路一實施方式的電路圖4是本發(fā)明的串聯型電壓調整電路輸入到誤差放大器的正輸入端的電壓信號及對應的穩(wěn)定電壓瞬態(tài)響應圖。圖5是本發(fā)明的串聯型電壓調整電路的第一實施的電路圖；圖6是本發(fā)明的串聯型電壓調整電路的第二實施的電路圖。
具體實施例方式本發(fā)明的串聯型電壓調整電路一實施方式如圖3所示，包括一典型串聯型電壓調整電路20、一邏輯控制電路21 ；典型串聯型電壓調整電路20包括一 NMOS電壓調整功率管Tl、第一電阻R1、第二電阻R2、誤差放大器10、緩沖器11、輸出電容Cout、寄生電阻ESR、輸出負載RLoad，電壓調整功率管Tl的漏極接電源電壓Vcc，源極輸出穩(wěn)定電壓Vout，第一電阻R1、第二電阻R2作為分壓取樣電阻串聯在電壓調整功率管Tl的源極和地之間，第一電阻R1、第二電阻R2的串接點與誤差放大器10的負輸入端相連，誤差放大器10的輸出端接緩沖器11的輸入，緩沖器11的輸出與電壓調整功率管Tl的柵極相連，輸出負載RLoad接在電壓調整功率管Tl的源極和地之間，輸出電容Cout及寄生電阻ESR串接在電壓調整功率管Tl的源極和地之間， 所述誤差放大器10的負輸入端接所述邏輯控制電路21的輸出；邏輯控制電路21包括帶隙基準電壓Vref輸入端、斜坡信號電壓Vramp輸入端，帶隙基準電壓Vref由帶隙基準源產生，斜坡信號電壓Vramp在零和電源電壓Vcc電壓之間緩變，邏輯控制電路21的輸出端接典型串聯型電壓調整電路20中的誤差放大器10的正輸入端，當斜坡信號電壓Vramp小于帶隙基準電壓Vref時，邏輯控制電路21的輸出電壓為斜坡信號電壓Vramp，當斜坡信號電壓Vramp大于帶隙基準電壓Vref時，邏輯控制電路21的輸出電壓為帶隙基準電壓Vref ；本發(fā)明的串聯型電壓調整電路，是在典型串聯型電壓調整電路的基礎上增加一邏輯控制電路，改進啟動時典型串聯型電壓調整電路中的誤差放大器的正輸入端電壓，邏輯控制電路有兩組信號輸入，一組信號為傳統(tǒng)的帶隙基準電壓Vref，另外一組信號為專用于啟動的斜坡信號電壓Vramp，斜坡信號電壓Vramp在零和電源電壓Vcc之間緩變，當斜坡信號電壓Vramp小于帶隙基準電壓Vref時，誤差放大器的正輸入端電壓為斜坡信號電壓 Vramp,串聯型電壓調整電路輸出的穩(wěn)定電壓Vout跟隨斜坡信號電壓Vramp緩變，電路處于啟動狀態(tài)，當斜坡信號電壓Vramp大于帶隙基準電壓Vref時，誤差放大器的正輸入端電壓為帶隙基準電壓Vref，串聯型電壓調整電路輸出的穩(wěn)定電壓Vout由帶隙基準電壓Vref決定，電路進入穩(wěn)定狀態(tài)。斜坡信號電壓Vramp的斜率可以通過電阻電容充電的RC電路的充電電流大小調整，以滿足串聯型電壓調整電路的啟動低功耗要求，當不考慮啟動時間長短時，優(yōu)先降低功耗，斜坡信號電壓Vramp的斜率可平坦，反之斜坡信號電壓Vramp的斜率可變陡。本發(fā)明的串聯型電壓調整電路，斜坡信號電壓Vramp專用于電路的啟動狀態(tài)，而帶隙基準電壓Vref用于電路的穩(wěn)定狀態(tài)，這樣在啟動狀態(tài)時，是利用在零和電源電壓Vcc 電壓之間緩變的斜坡信號電壓Vramp通過誤差放大器去控制電壓調整功率管Tl的導通，串聯型電壓調整電路輸出的穩(wěn)定電壓Vout的啟動瞬態(tài)響應是緩變可控的，在啟動瞬間能避免產生尖峰沖擊，當斜坡信號電壓Vramp大于帶隙基準電壓Vref時，電路進入穩(wěn)定狀態(tài)，使輸出穩(wěn)定電壓Vout限定在安全的范圍內，這樣可大大提高串聯型電壓調整電路的可靠性， 降低啟動功耗，實現串聯型電壓調整電路安全啟動，避免高浪涌和反沖過壓損壞。本發(fā)明的串聯型電壓調整電路，適合在金屬氧化物場效應管兼容的工藝下制造。圖4所示是本發(fā)明的串聯型電壓調整電路輸入到誤差放大器10的正輸入端的二種電壓信號及對應的穩(wěn)定電壓Vout瞬態(tài)響應，AR段對應啟動狀態(tài)，BE段對應穩(wěn)定狀態(tài)。第一實施例如圖5所示，串聯型電壓調整電路包括一種典型串聯型電壓調整電路 20和一邏輯控制電路21，典型串聯型電壓調整電路20與圖3所示相同，邏輯控制電路21 包括一比較器12、一非門13、一第二 NMOS管T2、一第三NMOS管T3，第二 NMOS管T2及第三 NMOS管T3的源極接所述典型串聯型電壓調整電路20中的誤差放大器10的正輸入端，第二 NMOS管T2的漏極及比較器12的正輸入端接帶隙基準電壓Vref，第三NMOS管T3的漏極及比較器12的負輸入端接斜坡信號電壓Vramp，比較器12的輸出端接非門13的輸入及第三 NMOS管T3的柵極，非門13的輸出接第二 NMOS管T2的柵極。圖5所示串聯型電壓調整電路工作過程如下電路啟動時，電路輸出的穩(wěn)定電壓 Vout瞬態(tài)是零，誤差放大器10的正輸入端由斜坡信號電壓Vramp先起作用，斜坡信號電壓 Vramp從零向輸入電源Vcc增加，誤差放大器10產生放大信號，通過緩沖器11在電壓調整功率管Tl的柵極產生電平，使NMOS電壓調整功率管Tl導通，這樣電路輸出的穩(wěn)定電壓 Vout就跟隨斜坡信號電壓Vramp變化，當斜坡信號電壓Vramp小于帶隙基準電壓Vref時， 誤差放大器10的正輸入端電壓為斜坡信號電壓Vramp，電路處于啟動狀態(tài)，輸出的穩(wěn)定電
壓Vout跟隨斜坡信號電壓Vramp緩變，V畫P = Vout * (R 二)；當斜坡信號電壓Vramp大
于帶隙基準電壓Vref，比較器12翻轉，輸出負信號，關斷第三NMOS管T3，而此時第二 NMOS 管T2的柵極為高電平，故第二 NMOS管T2導通，誤差放大器10的正輸入電壓為帶隙基準電壓Vref，串聯型電壓調整電路進入穩(wěn)定狀態(tài)，輸出穩(wěn)定電壓Vout由帶隙基準電壓Vref決定，當分壓取樣電阻第一電阻R1、第二電阻R2的分壓小于基準電壓Vref時，誤差放大器10 產生正信號，使電壓調整功率管Tl的柵極電位升高，從而使穩(wěn)定電壓Vout升高，經過調整
達到穩(wěn)態(tài)平衡，Vref=Vout\Ki+Ky第二實施例如圖6所示，串聯型電壓調整電路包括一種典型串聯型電壓調整電路 20和一邏輯控制電路21，典型串聯型電壓調整電路20與圖3所示相同，邏輯控制電路21 包括一比較器12、一非門13、一第四PMOS管T4、一第五PMOS管T5，第四PMOS管T4及第五 PMOS管T5的漏極接所述典型串聯型電壓調整電路20中的誤差放大器10的正輸入端，第四 PMOS管T4的源極及比較器12的正輸入端接帶隙基準電壓Vref，第五PMOS管T5的源極及比較器12的負輸入端接斜坡信號電壓Vramp，比較器12的輸出端接非門13的輸入及第四 PMOS管T4的柵極，非門13的輸出接第五PMOS管T5的柵極。
權利要求
1.一種串聯型電壓調整電路，包括一典型串聯型電壓調整電路，其特征在于，還包括一邏輯控制電路；邏輯控制電路包括帶隙基準電壓輸入端、斜坡信號電壓輸入端，斜坡信號電壓在零和電源電壓之間緩變；邏輯控制電路的輸出端接典型串聯型電壓調整電路中的誤差放大器的正輸入端，當斜坡信號電壓小于帶隙基準電壓時，邏輯控制電路的輸出電壓為斜坡信號電壓，當斜坡信號電壓大于帶隙基準電壓時，邏輯控制電路的輸出電壓為帶隙基準電壓。
2.根據權利要求1所述的串聯型電壓調整電路，其特征在于，典型串聯型電壓調整電路包括NMOS電壓調整功率管、第一電阻、第二電阻、誤差放大器、緩沖器；電壓調整功率管的漏極接電源電壓，源極輸出穩(wěn)定電壓，第一電阻、第二電阻作為分壓取樣電阻串聯在電壓調整功率管的源極和地之間，第一電阻、第二電阻的串接點與誤差放大器的負輸入端相連，誤差放大器的輸出端接緩沖器的輸入，緩沖器的輸出與電壓調整功率管的柵極相連。
3.根據權利要求1或2所述的串聯型電壓調整電路，其特征在于，邏輯控制電路包括一比較器、一非門、一第二 NMOS管、一第三NMOS管；第二 NMOS管及第三NMOS管的源極接所述典型串聯型電壓調整電路中的誤差放大器的正輸入端，第二 NMOS管的漏極及比較器的正輸入端接帶隙基準電壓，第三NMOS管的漏極及比較器的負輸入端接斜坡信號電壓，比較器的輸出端接非門的輸入及第三NMOS管的柵極， 非門的輸出接第二 NMOS管的柵極。
4.根據權利要求1或2所述的串聯型電壓調整電路，其特征在于，邏輯控制電路包括一比較器、一非門、一第四PMOS管、一第五PMOS管，第四PMOS管及第五PMOS管的漏極接所述典型串聯型電壓調整電路中的誤差放大器的正輸入端，第四PMOS管的源極及比較器的正輸入端接帶隙基準電壓，第五PMOS管的源極及比較器的負輸入端接斜坡信號電壓，比較器的輸出端接非門的輸入及第四PMOS管的柵極，非門的輸出接第五PMOS管的柵極。
全文摘要
本發(fā)明公開了一種串聯型電壓調整電路，包括一典型串聯型電壓調整電路、一邏輯控制電路；邏輯控制電路包括帶隙基準電壓輸入端、斜坡信號電壓輸入端，斜坡信號電壓在零和電源電壓之間緩變；邏輯控制電路的輸出端接典型串聯型電壓調整電路中的誤差放大器的正輸入端，當斜坡信號電壓小于帶隙基準電壓時，邏輯控制電路的輸出電壓為斜坡信號電壓，當斜坡信號電壓大于帶隙基準電壓時，邏輯控制電路的輸出電壓為帶隙基準電壓。本發(fā)明的串聯型電壓調整電路，在啟動瞬間能避免產生尖峰沖擊。
文檔編號H02M1/32GK102480220SQ201010558990
公開日2012年5月30日 申請日期2010年11月25日 優(yōu)先權日2010年11月25日
發(fā)明者崔文兵 申請人:上海華虹Nec電子有限公司