本發(fā)明涉及觸發(fā)器領(lǐng)域，具體涉及一種抗核輻射加固的置位復(fù)位D型觸發(fā)器。

背景技術(shù)：

隨著我國綜合國力的增強(qiáng),針對核事故的救援關(guān)鍵技術(shù)裝備已上升為國家戰(zhàn)略技術(shù)裝備儲(chǔ)備的重中之重!核事故救援裝備從技術(shù)上而言,可以分為兩個(gè)關(guān)鍵層次:一是電子信息系統(tǒng)的抗核輻照芯片技術(shù)與抗核輻照加固技術(shù),二是具備抗核技術(shù)的智能化的無人裝備如無人車、機(jī)器人、無人機(jī)、無人艇等。

我國目前只在航天衛(wèi)星領(lǐng)域采用了抗輻照芯片加固技術(shù)，因?yàn)橥鈱涌臻g的單粒子效應(yīng)的影響，長期的照射會(huì)使電子系統(tǒng)的基本單元門電路損壞、栓鎖不翻轉(zhuǎn)，從而導(dǎo)致整個(gè)電子系統(tǒng)的失效！但是在航空、兵器尤其是核工程領(lǐng)域，我國抗核芯片的應(yīng)用還是空白！

隨著我國經(jīng)濟(jì)實(shí)力的增強(qiáng)，核電站的增多，如何在發(fā)生戰(zhàn)術(shù)核戰(zhàn)爭、核電站事故、核工程災(zāi)難等離子射線強(qiáng)烈的環(huán)境中，空中飛機(jī)、無人機(jī)還能飛，地面車輛還可正常行駛，這就使抗核技術(shù)的難題需要投入重大資金去攻克！

縱觀世界的核事故救援歷史，如俄羅斯、日本等國的核事故，可以發(fā)現(xiàn)，他們目前并不具有抗核芯片加固的無人車、無人機(jī)等技術(shù)！抗核芯片設(shè)計(jì)技術(shù)目前只有美國、中國等少數(shù)核大國擁有。

置位復(fù)位D型觸發(fā)器是抗核芯片中的常用元件，也是關(guān)鍵元件之一，因此對置位復(fù)位D型觸發(fā)器的加固設(shè)計(jì)也是首先要解決的關(guān)鍵技術(shù)之一。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種具有較強(qiáng)糾錯(cuò)能力，能夠抵抗較強(qiáng)核輻射的抗核輻射加固的置位復(fù)位D型觸發(fā)器，以解決上述背景技術(shù)中存在的技術(shù)問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種抗核輻射加固的置位復(fù)位D型觸發(fā)器，包括主觸發(fā)器和從觸發(fā)器，所述的主觸發(fā)器采用時(shí)域采樣鎖存器結(jié)構(gòu)；所述的從觸發(fā)器采用DICE結(jié)構(gòu)鎖存器結(jié)構(gòu)。

進(jìn)一步的，所述的主觸發(fā)器包括：

二選一多路開關(guān)，其采用C²MOS電路構(gòu)成；

置位復(fù)位電路，其采用C²MOS電路構(gòu)成，完成對觸發(fā)器的置位或復(fù)位，支持?jǐn)?shù)據(jù)的正常傳輸通路；和

時(shí)域采樣鎖存器，完成對數(shù)據(jù)的正確采樣，當(dāng)輸入數(shù)據(jù)在核輻射環(huán)境下發(fā)生瞬態(tài)錯(cuò)誤時(shí)，時(shí)域采樣鎖存器通過內(nèi)部的判決電路，選擇正確的數(shù)據(jù)作為輸出數(shù)據(jù)。

進(jìn)一步的，所述的從觸發(fā)器包括：

DICE結(jié)構(gòu)鎖存器，完成對數(shù)據(jù)的鎖存，具有糾錯(cuò)能力；和

輸出置位復(fù)位電路，其完成輸出置位和復(fù)位的功能，支持?jǐn)?shù)據(jù)的正常傳輸通路。

所述的D型觸發(fā)器有五個(gè)輸入端和一個(gè)輸出端，其中，所述五個(gè)輸入端分別是時(shí)鐘信號的正相輸入端clk和反相輸入端nclk、set置位控制輸入端、reset復(fù)位控制輸入端和數(shù)據(jù)信號輸入端d，所述一個(gè)輸出端是D型觸發(fā)器的輸出q，所述的主觸發(fā)器接收d、set、reset以及clk、nclk，所述的從觸發(fā)器接收所述主觸發(fā)器輸出的q2、q3、v1、v2信號以及set、reset和clk、nclk信號。

進(jìn)一步的，所述主觸發(fā)器在clk和nclk的控制下對d進(jìn)行鎖存處理后輸出四個(gè)信號，分別是q2、q3、v1和v2；所述的從觸發(fā)器在clk和nclk的控制下對q2、q3、v1、v2進(jìn)行鎖存處理后輸出q。

進(jìn)一步的，所述的主觸發(fā)器由eninv1、eninv2、and1、eninv3、eninv4、inv1、inv2和時(shí)域采樣電路組成，其中eninv1、eninv2組成一個(gè)二選一開關(guān)，由時(shí)鐘clk和nclk控制，eninv1、eninv2電路由C2MOS構(gòu)成；eninv3和eninv4組成另一個(gè)二選一開關(guān)，由時(shí)鐘reset和nreset控制，完成主觸發(fā)器的置位和復(fù)位功能；inv1、inv2是加固緩沖反相器，對主觸發(fā)器數(shù)據(jù)通路和reset信號緩沖反相。

進(jìn)一步的，所述的從觸發(fā)器有九個(gè)輸入端和一個(gè)輸出端，其中，所述的九個(gè)輸入端分別為q2、q3、v1、v2、clk、nclk、set、reset和nreset，所述的一個(gè)輸出端為q。

進(jìn)一步的，所述的從觸發(fā)器由六個(gè)C²MOS電路、三個(gè)加固反相器和一個(gè)DICE結(jié)構(gòu)鎖存器組成，其中，所述的六個(gè)C²MOS電路是en-buff1、en-buff2、en-buff3、en-buff4、en-buff5、en-buff6。

進(jìn)一步的，所述的en-buff1、en-buff2、en-buff3、en-buff4受時(shí)鐘信號clk、nclk的控制，當(dāng)clk為高電平，nclk為低電平時(shí)，分別接收來自所述的主觸發(fā)器輸出的v1、q3、v2和q2數(shù)據(jù)；en-buff5受復(fù)位信號reset、nreset的控制，當(dāng)reset信號為低電平，nreset信號為高電平時(shí)，接收固定的高電平信號Vdd，完成對從觸發(fā)器的復(fù)位；en-buff6受置位信號set、nset的控制，當(dāng)set信號為低電平，nset信號為高電平時(shí)，接收固定的低電平信號Vss，完成對從觸發(fā)器的置位。

進(jìn)一步的，所述的三個(gè)加固反相器是inv3、inv4和inv5，所述的inv3、inv4完成對DICE結(jié)構(gòu)鎖存器輸出的兩路信號加固反相，生成從觸發(fā)器的輸出信號q，inv5完成對set信號的加固反相，生成nset信號；所述的DICE結(jié)構(gòu)鎖存器接收en-buff1、en-buff2、en-buff3、en-buff4輸出，加固鎖存之后輸出兩路相同的信號分別送入inv3和inv4的輸入。

本發(fā)明的有益效果是：在較強(qiáng)核輻射環(huán)境下，對輸入的數(shù)據(jù)具有較強(qiáng)的容錯(cuò)能力，可糾錯(cuò)瞬時(shí)數(shù)據(jù)出現(xiàn)的錯(cuò)誤，具有異步置位復(fù)位功能，可接受低電平時(shí)鐘信號，降低了電路功耗，并能加快信號產(chǎn)生速度，提高了信號準(zhǔn)確性。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實(shí)施例所述的一種抗核輻射加固的置位復(fù)位D型觸發(fā)器結(jié)構(gòu)框圖。

圖2是本發(fā)明實(shí)施例所述的一種抗核輻射加固的置位復(fù)位D型觸發(fā)器的主觸發(fā)器結(jié)構(gòu)框圖。

圖3是本發(fā)明實(shí)施例所述的一種抗核輻射加固的置位復(fù)位D型觸發(fā)器的從觸發(fā)器結(jié)構(gòu)框圖。

其中：1-主觸發(fā)器；2-從觸發(fā)器； 3-二選一多路開關(guān)；4-置位復(fù)位電路；5-時(shí)域采樣鎖存器；6-DICE結(jié)構(gòu)鎖存器；7-輸出置位復(fù)位電路。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實(shí)施例所述的一種抗核輻射加固的置位復(fù)位D型觸發(fā)器由主觸發(fā)器1和從觸發(fā)器2組成，有五個(gè)輸入端和一個(gè)輸出端。五個(gè)輸入端分別是正相時(shí)鐘信號clk、反相時(shí)鐘信號nclk，set置位控制輸入端（低有效），reset復(fù)位控制輸入端（低有效）和d即數(shù)據(jù)信號輸入端；一個(gè)輸出端是D型觸發(fā)器的輸出q。主觸發(fā)器1接收d、set、reset以及clk、nclk的信號，在clk和nclk的信號控制下對d進(jìn)行鎖存處理后輸出四個(gè)信號，分別是q2、q3、v1和v2。主觸發(fā)器1在接收到set（低電平有效）信號有效后，不受時(shí)鐘clk和nclk的控制，主觸發(fā)器1被置位成“1”，即異步置位。主觸發(fā)器1在接收到reset（低電平有效）信號有效后，不受時(shí)鐘clk和nclk的控制，主觸發(fā)器被復(fù)位成“0”，即異步復(fù)位。

從觸發(fā)器2接收主觸發(fā)器1輸出的q2、q3、v1、v2信號，以及set、reset和clk、nclk信號。從觸發(fā)器2在clk和nclk的控制下對q2、q3、v1、v2進(jìn)行鎖存處理后輸出q。從觸發(fā)器2在接收到set（低電平有效）信號有效后，不受時(shí)鐘clk和nclk的控制，從觸發(fā)器被置位成“1”，即異步置位。從觸發(fā)器在接收到reset（低電平有效）信號有效后，不受時(shí)鐘clk和nclk的控制，從觸發(fā)器被置位成“0”，即異步復(fù)位。

如圖2所示，主觸發(fā)器1有五個(gè)輸入端和四個(gè)輸出端，五個(gè)輸入端分別為d、clk、nclk，set和reset，四個(gè)輸出端分別為q2、q3、v1和v2。其中q2是時(shí)域采樣電路的1倍延時(shí)輸出，q3是時(shí)域采樣電路的2倍延時(shí)輸出，v1、v2是時(shí)域采樣電路2個(gè)表決器的輸出。

主觸發(fā)器1由eninv1、eninv2、and1、eninv3、eninv4、inv1、inv2和時(shí)域采樣鎖存器5組成，其中eninv1、eninv2組成二選一開關(guān)，由時(shí)鐘clk和nclk控制，eninv1、eninv2電路由C2MOS構(gòu)成，是對CMOS傳輸門的加固設(shè)計(jì)。clk為低電平、nclk為高電平時(shí)接收新數(shù)據(jù)d，否則保持時(shí)域采樣鎖存器5輸出的v2數(shù)據(jù)。eninv3和eninv4組成了另一個(gè)二選一開關(guān)，由時(shí)鐘reset和nreset（reset的取反信號）控制，完成主觸發(fā)器1的置位和復(fù)位功能。其中置位使能信號set和復(fù)位使能信號reset要求有效時(shí)是互斥的。當(dāng)reset為低電平、nreset為高電平時(shí)（此時(shí)set為高電平、nset為低電平，eninv4關(guān)閉），eninv3接收一個(gè)固定的低電平（GND），對主觸發(fā)器進(jìn)行復(fù)位（“0”）；當(dāng)reset為高電平、nreset為低電平時(shí)（eninv3關(guān)閉），eninv4開啟，接收and1的輸出；此時(shí)，若set為高電平，eninv4接收的是數(shù)據(jù)，若set為低電平，eninv4接收的是置位信號，對主觸發(fā)器1進(jìn)行置位（“1”）。inv1、inv2是加固緩沖反相器，對主觸發(fā)器1數(shù)據(jù)通路和reset信號緩沖反相（inv2生成nreset信號），避免核輻射時(shí)閾值電壓的降低。時(shí)域采樣鎖存器5完成對輸入數(shù)據(jù)的零延時(shí)采樣，1倍延時(shí)采樣和2倍延時(shí)采樣，并對三種延時(shí)采樣通過表決器表決，“三取二”，即3種延時(shí)數(shù)據(jù)中選取其中兩個(gè)相同的數(shù)據(jù)作為正確的數(shù)據(jù)輸出。時(shí)域采樣鎖存器5輸出的4位信號中v1、v2是表決器輸出的兩個(gè)完全一樣的正確數(shù)值，q2是1倍延時(shí)的輸出結(jié)果（是v1或v2的取反值），q3是2倍延時(shí)的輸出結(jié)果（是v1或v2的取反值）。

如圖3所示，從觸發(fā)器2有九個(gè)輸入端和一個(gè)輸出端，九個(gè)輸入端分別為q2、q3、v1、v2、clk、nclk、set、reset和nreset，一個(gè)輸出端為q。從觸發(fā)器2由六個(gè)C2MOS電路、三個(gè)加固反相器和一個(gè)DICE結(jié)構(gòu)鎖存器6組成。其中六個(gè)C2MOS電路是en-buff1、en-buff2、en-buff3、en-buff4、en-buff5、en-buff6，是對CMOS傳輸門的加固設(shè)計(jì)。 en-buff1、en-buff2、en-buff3、en-buff4受時(shí)鐘信號clk、nclk的控制，當(dāng)clk為高電平，nclk為低電平時(shí)，分別接收來自主觸發(fā)器輸出的v1、q3、v2和q2數(shù)據(jù)，4條信號是為了避免DICE結(jié)構(gòu)鎖存器6在狀態(tài)轉(zhuǎn)換時(shí)，核輻射事件也恰好發(fā)生時(shí)產(chǎn)生的狀態(tài)不確定性,。en-buff5受復(fù)位信號reset、nreset的控制，當(dāng)reset信號為低電平，nreset信號為高電平時(shí)，接收固定的高電平信號（Vdd），完成對從觸發(fā)器2的復(fù)位。en-buff6受置位信號set、nset的控制，當(dāng)set信號為低電平，nset信號為高電平時(shí)，接收固定的低電平信號（Vss），完成對從觸發(fā)器2的置位。三個(gè)加固反相器是inv3、inv4和inv5。inv3、inv4完成對DICE結(jié)構(gòu)鎖存器6輸出的兩路信號加固反相，生成從觸發(fā)器2的輸出信號q。inv5完成對set信號的加固反相，生成nset信號。DICE結(jié)構(gòu)鎖存器6接收en-buff1、en-buff2、en-buff3、en-buff4輸出，加固鎖存之后輸出兩路相同的信號分別送入inv3和inv4的輸入。

以上所述實(shí)施例僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。