本發(fā)明涉及電力電子技術領域，具體涉及一種脈沖產生電路、開關電源電路及其功率器件平均電流計算方法。

背景技術：

在電路中，經常需要找到一個輸入脈沖的特定時刻，產生另一個特定的脈沖?，F(xiàn)有技術中，輸入脈沖信號通過RC電路產生延時，找到輸入脈沖的特定時刻，從而產生另一個脈沖。但是，由于電阻的阻值和電容的容值具有離散型，偏差較大，因此無法精準找到輸入脈沖特定的時刻。并且，在集成電路中，RC參數(shù)的離散型比分立元件RC參數(shù)的離散型更加大，并且電阻和電容面積大，擴大了整個芯片的面積，提高了集成電路的生產成本。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明的目的在于提供一種脈沖產生電路及開關電源電路，用以解決現(xiàn)有技術中無法精準找到輸入脈沖特定時刻，并產生另一脈沖的問題。

本發(fā)明的技術解決方案是，提供一種脈沖產生電路，包括第一電流源、第一開關、第二電流源、第二開關、第一電容、三角波產生電路、比較電路和邏輯電路；

所述第一電流源和所述第一開關任意順序串聯(lián)，為第一串聯(lián)電路，所述第二電流源和所述第二開關任意順序串聯(lián)，為第二串聯(lián)電路，所述第一串聯(lián)電路的第一端連接到高電位端，所述第一串聯(lián)電路的第二端連接到所述第二串聯(lián)電路的第一端，所述第二串聯(lián)電路的第二端連接到低電位端；所述第一串聯(lián)電路與所述第二串聯(lián)電路的公共節(jié)點為第一節(jié)點，其電壓為第一電壓；所述第一電容的第一端連接到第一節(jié)點，第二端連接到固定電壓，所述第一節(jié)點連接到所述三角波產生電路的第一輸入端，所述三角波產生電路的第二輸入端接收輸入脈沖信號，所述三角波產生電路輸出為第二電壓，連接到所述比較電路的輸入端；所述比較電路的輸出端信號為第一控制信號，連接到所述邏輯電路的第一輸入端，所述邏輯電路的第二輸入端接收所述輸入脈沖信號，所述邏輯電路的輸出為第二控制信號；所述第一控制信號和所述第二控制信號控制所述第一開關和所述第二開關；

所述第一控制信號或所述第二控制信號為所述脈沖產生電路所產生的表征特定脈寬的信號。

作為可選，所述三角波產生電路在所述輸入脈沖信號有效時，根據(jù)所述第一電壓輸出斜坡電壓，在所述輸入脈沖信號無效時，輸出電壓為零；所述比較電路比較所述第二電壓和參考電壓，當所述第二電壓大于所述參考電壓，所述第一控制信號有效；當所述第二電壓小于所述參考電壓，所述第一控制信號無效；所述輸入脈沖信號有效且所述第一控制信號無效時，所述邏輯電路輸出的所述第二控制信號有效，否則無效。

作為可選，當所述斜坡電壓的斜率隨第一電壓的增大而增大時；所述第一控制信號有效時，所述第二開關導通；所述第一控制信號無效時，所述第二開關關斷；所述第二控制信號有效時，所述第一開關導通；所述第二控制信號無效時，所述第一開關關斷。

作為可選，當所述斜坡電壓的斜率隨第一電壓的增大而減小時；所述第一控制信號有效時，所述第一開關導通；所述第一控制信號無效時，所述第一開關關斷；所述第二控制信號有效時，所述第二開關導通；所述第二控制信號無效時，所述第二開關關斷。

作為可選，所述三角波產生電路包括第一可控電流源，第二電容和第三開關，所述第二電容和所述第三開關并聯(lián)，所述第一可控電流源的第一端連接到高電位端，第二端連接到第二電容的一端，第二電容的另一端連接到地，所述第一可控電流源和所述第二電容的公共端為所述第二電壓，所述第一可控電流源受控于所述第一電壓，所述輸入脈沖信號有效時，所述第三開關關斷，所述輸入脈沖信號無效時，所述第三開關導通。

作為可選，所述第一可控電流源可由PMOS管實現(xiàn)，所述PMOS管的源極為所述第一可控電流源的第一端，漏極為所述第一可控電流源的第二端，柵極連接到所述第一電壓。

本發(fā)明的又一技術解決方案是，提供一種開關電源電路。

本發(fā)明的另一技術解決方案是，提供一種開關電源電路中功率器件的平均電流計算方法，所述開關電源包括第一開關管，第一電感，第一續(xù)流二極管或第一同步整流管，所述第一開關管導通時，所述第一電感電流上升，所述第一續(xù)流二極管或所述第一同步整流管導通時，所述第一電感電流下降，所述功率器件為第一開關管或第一電感或第一續(xù)流二極管或第一同步整流管，其特征在于：所述功率器件導通的信號為所述輸入脈沖信號，所述第一電流源的大小等于所述第二電流源的大小，在所述功率器件導通信號中點時刻，采樣所述功率器件電流，得到所述功率器件的平均電流。

作為可選，所述第一開關管導通的信號或所述第一續(xù)流二極管或所述第一同步整流管導通的信號為所述輸入脈沖信號，在所述第一開關管導通的信號中點時刻，采樣所述電感電流或所述第一開關管電流；或者在所述第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣所述電感電流或所述第一續(xù)流二極管或所述第一同步整流管電流，得到輸入或輸出平均電流。

作為可選，獲得所述第一開關管導通時間和開關周期的比例，為第一比值，或者所述第一續(xù)流二極管或所述第一同步整流管導通時間和所述開關周期的比例，為第二比值，在所述第一開關管導通的信號中點時刻，采樣所述電感電流或所述第一開關管電流，根據(jù)所述第一比值，得到輸出平均電流；或者在所述第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣所述電感電流或所述第一續(xù)流二極管或所述第一同步整流管電流，根據(jù)所述第二比值，得到輸入或輸出平均電流。

采用本發(fā)明的電路結構和方法，與現(xiàn)有技術相比，具有以下優(yōu)點：電路簡單，通過調整第一電流源和第二電流源的比例，可以找到輸入脈沖信號的任意時刻，并且產生特定的脈沖。由于電流源之間的比例精度可以遠高于RC參數(shù)的精度，因此可以精準找到輸入脈沖信號的任意時刻。并且在集成電路中，電流源的面積遠遠小于電阻電容，縮小了整個芯片的面積，降低了集成電路的成本。

附圖說明

圖1為本發(fā)明的電路原理圖；

圖2為本發(fā)明一個實施例的波形；

圖3為本發(fā)明另一個實施例的波形；

圖4為本發(fā)明三角波產生電路的電路原理圖；

圖5為本發(fā)明三角波產生電路中開關的電路原理圖；

圖6(a)為本發(fā)明可控電流源一種實施例的電路原理圖；

圖6(b)為本發(fā)明可控電流源另一種實施例的電路原理圖；

圖7為本發(fā)明開關電路工作于CCM時第一開關管導通信號為脈沖信號時的波形圖；

圖8為本發(fā)明開關電路工作于CCM時第一續(xù)流二極管或第一同步整流管導通信號為脈沖信號時的波形圖；

圖9為本發(fā)明開關電路工作于DCM時第一開關管導通信號為脈沖信號時的波形圖。

具體實施方式

以下結合附圖對本發(fā)明的優(yōu)選實施例進行詳細描述，但本發(fā)明并不僅僅限于這些實施例。本發(fā)明涵蓋任何在本發(fā)明的精神和范圍上做的替代、修改、等效方法以及方案。

為了使公眾對本發(fā)明有徹底的了解，在以下本發(fā)明優(yōu)選實施例中詳細說明了具體的細節(jié)，而對本領域技術人員來說沒有這些細節(jié)的描述也可以完全理解本發(fā)明。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。需說明的是，附圖均采用較為簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

參考圖1所示，為本發(fā)明的電路原理圖，脈沖產生電路包括第一電流源102、第一開關103、第二電流源105、第二開關104、第一電容101、三角波產生電路106、比較電路107和邏輯電路108；所述第一電流源102和所述第一開關103任意順序串聯(lián)，為第一串聯(lián)電路，所述第二電流源105和所述第二開關104任意順序串聯(lián)，為第二串聯(lián)電路，所述第一串聯(lián)電路的第一端連接到高電位端，比如電路的供電端VD。所述第一串聯(lián)電路的第二端連接到所述第二串聯(lián)電路的第一端，所述第二串聯(lián)電路的第二端連接到低電位端，比如電路的地電位；所述第一串聯(lián)電路與所述第二串聯(lián)電路的公共節(jié)點為第一節(jié)點，其電壓為第一電壓V1；所述第一電容101的第一端連接到第一節(jié)點，第二端連接到固定電壓，比如電路的地電位，所述第一節(jié)點連接到所述三角波產生電路106的第一輸入端，所述三角波產生電路106的第二輸入端接收輸入脈沖信號IN，所述三角波產生電路106輸出為第二電壓RAMP，連接到所述比較電路107的輸入端；所述比較電路107的輸出端信號為第一控制信號UP，連接到所述邏輯電路108的第一輸入端，所述邏輯電路108的第二輸入端接收所述輸入脈沖信號IN，所述邏輯電路108的輸出為第二控制信號DN；所述第一控制信號UP和所述第二控制信號DN控制所述第一開關103和所述第二開關104。

所述第一控制信號UP或所述第二控制信號DN為所述脈沖產生電路所產生的脈沖。

所述三角波產生電路106在所述輸入脈沖信號IN有效時，根據(jù)所述第一電壓V1輸出斜坡電壓RAMP，在所述輸入脈沖信號IN無效時，輸出斜坡電壓RAMP為零；所述比較電路107比較所述第二電壓RAMP和參考電壓VREF，當所述第二電壓RAMP大于所述參考電壓VREF，所述第一控制信號UP有效；當所述第二電壓RAMP小于所述參考電壓VREF，所述第一控制信號UP無效；所述輸入脈沖信號IN有效且所述第一控制信號UP無效時，所述邏輯電路108輸出的所述第二控制信號DN有效，否則無效。

當所述斜坡電壓RAMP的斜率隨第一電壓V1的增大而增大時；所述第一控制信號UP有效時，所述第二開關104導通；所述第一控制信號UP無效時，所述第二開關104關斷；所述第二控制信號DN有效時，所述第一開關103導通；所述第二控制信號DN無效時，所述第一開關103關斷。

以第一電流源102等于第二電流源105來說明，請參考圖2所示，為輸入脈沖信號IN、第一控制信號UP、第二控制信號DN、斜坡電壓RAMP及第一電壓V1的波形圖。圖中以高電平表征有效為例，一般而言，可以認為，所述的有效是指邏輯高電平，無效則是指邏輯低電平。當?shù)谝浑妷篤1低于V1穩(wěn)態(tài)時的電壓，斜坡電壓RAMP的斜率小，第二控制信號DN寬，第一控制信號UP窄；由于第一控制信號UP窄，第二控制信號DN寬，則第二電流源105對第一電容101的放電時間短，第一電流源102對第一電容101的充電時間長，第一電容101上的電壓升高，隨著第一電容101上電壓升高，斜坡電壓RAMP電壓斜率變大，第一控制信號UP變寬，第二控制信號DN變窄，則對第一電容101的充電電流減小，放電電流變大，第一電壓V1上升速度變慢，當?shù)谝豢刂菩盘朥P和第二控制信號DN的寬度相等，第一電容101的充放電電流相等，達到平衡。通過調節(jié)第一電流源102和第二電流源105的電流大小，可以實現(xiàn)平衡時不同的第一控制信號UP和第二控制信號DN的寬度。第一電流源102和第二電流源105大小比例為N，則第一控制信號UP和第二控制信號DN的寬度比例為N。

當所述斜坡電壓RAMP的斜率隨第一電壓V1的增大而減小時；所述第一控制信號UP有效時，所述第一開關103導通；所述第一控制信號UP無效時，所述第一開關103關斷；所述第二控制信號DN有效時，所述第二開關104導通；所述第二控制信號DN無效時，所述第二開關104關斷。

以第一電流源102等于第二電流源105來說明，請參考圖3所示，為輸入脈沖信號IN、第一控制信號UP、第二控制信號DN、斜坡電壓RAMP及第一電壓V1的波形圖。圖中以高電平表征有效為例，一般而言，可以認為，所述的有效是指邏輯高電平，無效則是指邏輯低電平。當?shù)谝浑妷篤1低于V1穩(wěn)態(tài)時的電壓，斜坡電壓RAMP的斜率大，第二控制信號DN窄，第一控制信號UP寬，第二電流源105對第一電容101的放電時間短，第一電流源102對第一電容101的充電時間長，第一電容101上的電壓升高，隨著第一電容101上電壓升高，斜坡電壓RAMP電壓斜率變小，第一控制信號UP變窄，第二控制信號DN變寬，則對第一電容101的充電電流減小，放電電流變大，第一電壓V1上升速度變慢，當?shù)谝豢刂菩盘朥P和第二控制信號DN的寬度相等，第一電容101的充放電電流相等，達到平衡。通過調節(jié)第一電流源102和第二電流源105的電流大小，可以實現(xiàn)平衡時不同的第一控制信號UP和第二控制信號DN的寬度。第一電流源102和第二電流源105大小比例為N，則第一控制信號UP和第二控制信號DN的寬度比例為1/N。

在一個實施例中，參考圖4所示，所述三角波產生電路106包括第一可控電流源601，第二電容602和第三開關603，所述第二電容602和所述第三開關603并聯(lián)，所述第一可控電流源601的第一端連接到高電位端，如電源端VDD，第二端連接到第二電容602的一端，第二電容602的另一端連接到地，所述第一可控電流源601和所述第二電容602的公共端為所述第二電壓RAMP，所述第一可控電流源601受控于所述第一電壓V1，所述輸入脈沖信號IN有效時，所述第三開關603關斷，所述輸入脈沖信號IN無效時，所述第三開關IN導通。

第三開關603的一種實施方式如圖5所示，輸入脈沖信號IN通過反相器連接到NMOS的柵極，NMOS的源極連接到地，漏極連接到第二電壓RAMP。實施例中以高電平表征有效為例，一般而言，可以認為，所述的有效是指邏輯高電平，無效則是指邏輯低電平。輸入脈沖信號IN為高時，NMOS的柵極為低，NMOS關斷；輸入脈沖信號IN為低時，NMOS的柵極為高，NMOS導通。

參考圖6(a)所示，在一個實施例中，所述第一可控電流源601可由PMOS管700實現(xiàn)，所述PMOS管700的源極為所述第一可控電流源601的第一端，漏極為所述第一可控電流源的第二端，柵極連接到所述第一電壓V1。通過PMOS700的電流隨著第一電壓V1的升高而減小，斜坡電壓RAMP的斜率隨第一電壓V1的增大而減小。

參考圖6(b)所示，在另一個實施例中，所述第一電壓V1連接到運放701的同相輸入端，電阻703的一端連接到地電位端，另一端連接到NMOS702的源極，并且連接到運放701的反相輸入端，NMOS 702和電阻703串聯(lián)，NMOS 702的柵極連接到運放701的輸出端，由兩個PMOS組成的電流鏡704的輸入端連接到NMOS702的漏極，電流鏡704的輸出端即為第一可控電流源601的第二端，電流鏡703的供電端，即兩個PMOS的源極，為第一可控電流源601的第一端。由于NMOS702和電阻703的公共點電壓跟隨第一電壓V1，因此電阻703上的電流也正比于第一電壓V1，電流鏡704的輸出電流正比于第一電壓V1，即通過電流鏡704的電流隨著第一電壓V1的升高而升高，斜坡電壓RAMP的斜率隨第一電壓V1的增大而增大。

進一步地，本發(fā)明可以用于集成電路中。

進一步地，本發(fā)明可以用于開關電源中。在一個實施例中，PWM調光廣泛應用于LED調光電路中。即通過調節(jié)脈沖的寬度，從而調節(jié)LED的亮度。本發(fā)明電路，可以用于產生LED的調光脈沖信號，通過調整第一電流源和第二電流源的大小，從而調節(jié)脈寬，以實現(xiàn)LED的調光。該調光電路可以集成到芯片中。

進一步地，本發(fā)明還提出了一種采用脈沖產生電路用于開關電源電路中，功率器件的平均電流計算方法，所述開關電源包括第一開關管，第一電感，第一續(xù)流二極管或第一同步整流管，所述第一開關管導通時，所述第一電感電流上升，所述第一續(xù)流二極管或所述第一同步整流管導通時，所述第一電感電流下降，所述功率器件為第一開關管或第一電感或第一續(xù)流二極管或第一同步整流管。所述功率器件導通的信號為所述輸入脈沖信號IN，所述第一電流源102的大小等于所述第二電流源105的大小，在所述功率器件導通信號中點時刻，采樣所述功率器件電流，得到所述功率器件的平均電流。

所述第一開關管導通的信號或所述第一續(xù)流二極管或所述第一同步整流管導通的信號為所述輸入脈沖信號，在所述第一開關管導通的信號中點時刻，采樣所述電感電流或所述第一開關管電流；或者在所述第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣所述電感電流或所述第一續(xù)流二極管或所述第一同步整流管電流，得到輸入或輸出平均電流。

請參考圖7和圖8所示，在開關電源中，如BUCK電路、BOOST電路，工作于連續(xù)導通模式(CCM)時，第一開關管導通，即TON為高，則電感電流iL上升，第一開關管關斷，第一續(xù)流二極管或第一同步整流管導通，即TON為低，BON為高，則電感電流下降。在BUCK電路中，電感電流的平均值等于輸出電流，在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流即為輸出的平均電流；或者在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流即為輸出的平均電流；在BOOST電路中，電感電流的平均值等于輸入電流，在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流即為輸入的平均電流；或者在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流即為輸入的平均電流。

請參考圖9所示，在開關電源中，如BUCK電路、BOOST電路，工作于斷續(xù)導通模式(DCM)時，第一開關管導通，即TON為高，則電感電流iL上升，第一開關管關斷，第一續(xù)流二極管或第一同步整流管導通，即TON為低，BON為高，則電感電流下降，當電感電流下降到零，第一開關管、第一續(xù)流二極管或第一同步整流管都關斷，電感電流為零。第一開關管導通時間和開關周期的比例，為第一比值，第一續(xù)流二極管或第一同步整流管導通時間和所述開關周期的比例，為第二比值，第三比值為第一比值和第二比值之和。

在BUCK電路中，工作于DCM時，電感電流的平均值等于輸出電流，在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流乘以第三比值，即為輸出的平均電流；或者在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流乘以第三比值，即為輸出的平均電流；在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流乘以第一比值，即為輸入的平均電流。

在BOOST電路中，工作于DCM時，電感電流的平均值等于輸入電流，在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流乘以第三比值，即為輸入的平均電流；或者在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流乘以第三比值，即為輸入的平均電流；在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流乘以第二比值，即為輸出的平均電流。

在BUCK-BOOST電路中，工作于CCM或DCM時，在第一開關管導通的中點時刻，采樣電感電流或者第一開關管上的電流，采樣電流乘以第一比值，即為輸入的平均電流；在第一續(xù)流二極管或所述第一同步整流管導通的信號中點時刻，采樣電感電流或者第一續(xù)流二極管或第一同步整流管上的電流，采樣電流乘以第二比值，即為輸出的平均電流。

本發(fā)明的脈沖產生電路用于開關電源中，方便得到功率器件的平均電流，并且計算輸出、輸出的平均電流也十分便捷。

除此之外，雖然以上將實施例分開說明和闡述，但涉及部分共通之技術，在本領域普通技術人員看來，可以在實施例之間進行替換和整合，涉及其中一個實施例未明確記載的內容，則可參考有記載的另一個實施例。

以上所述的實施方式，并不構成對該技術方案保護范圍的限定。任何在上述實施方式的精神和原則之內所作的修改、等同替換和改進等，均應包含在該技術方案的保護范圍之內。