本發(fā)明涉及PCB制作技術(shù)領(lǐng)域，特別涉及一種PCB板及其制作方法。

背景技術(shù)：

在PCB走線設(shè)計(jì)中，尤其是遇到走線空間不夠的情況下，通過增加PCB疊層，從而增加布線層面，但是層間需要設(shè)置過孔，層間的過孔會導(dǎo)致走線的阻抗不連續(xù)，帶來PCB走線阻抗失配問題。也可通過將走線變細(xì)的方式解決走線空間問題，但走線變細(xì)，會增加走線的傳輸損耗，也會帶來PCB走線阻抗失配問題。PCB走線阻抗失配會，降低信號的傳輸質(zhì)質(zhì)量。對信號傳輸?shù)耐暾院头€(wěn)定性要求更高的電路會對PCB走線阻抗匹配具有更好的要求。

現(xiàn)有的PCB走線都是在PCB板上采用刻蝕工藝來制作的，為了解決PCB走線阻抗失配問題，可以在板卡的密集區(qū)域，根據(jù)密集空間的大小計(jì)算將走線變細(xì)后的合適線寬。同時(shí)，為避免帶來的阻抗不連續(xù)，采用polar軟件仿真分析計(jì)算得到在阻抗不變的情況下，變細(xì)的線寬所需參考的pp厚度大小。將該厚度加入設(shè)計(jì)中，從而實(shí)現(xiàn)信號走線的阻抗連續(xù)的目的。

通過提高PCB制作工藝精度，如將走線變細(xì)的同時(shí)改變PP厚度，減少材料DK值，或者優(yōu)化疊層結(jié)構(gòu)的方式來優(yōu)化阻抗連續(xù)性，會增加工藝難度和提高工藝成本，而且，隨著信號主頻的升高，通過將走線變細(xì)也難以適應(yīng)PCB走線阻抗匹配的需求。

綜上，現(xiàn)有PCB走線制作工藝在解決PCB走線阻抗失配的問題時(shí)，存在著工藝復(fù)雜的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種PCB板及其制作方法，用以解決現(xiàn)有PCB走線制作工藝存在著工藝復(fù)雜的技術(shù)問題。

本發(fā)明實(shí)施例提供一種PCB板，包括：

基材、形成在所述基材上的絕緣介質(zhì)及沿所述基材和所述絕緣介質(zhì)的接觸面鋪設(shè)的第一PCB走線，所述第一PCB走線為同軸線，所述同軸線的兩端芯線分別與第一PCB元件、第二PCB元件相互連接。

可選的，所述同軸線沿所述PCB板的深度方向貫穿所述PCB板，且所述絕緣介質(zhì)貫穿所述基材，所述第一PCB元件和所述第二PCB元件分別制作在所述PCB板的相對面。

可選的，所述同軸線沿所述PCB板的深度方向未貫穿所述PCB板，并且

所述第一PCB元件和所述第二PCB元件分別制作在所述PCB板靠近所述基材的同一面；或者，

所述第一PCB元件和所述第二PCB元件分別制作在所述PCB板靠近所述絕緣介質(zhì)的同一面。

可選的，所述同軸線的芯線由外向內(nèi)包括保護(hù)套筒、外導(dǎo)體、絕緣填充介質(zhì)和內(nèi)導(dǎo)體；

所述同軸線第一端、第二端的所述外導(dǎo)體分別與所述第一PCB元件的接地焊盤焊接、所述第二PCB元件的接地焊盤焊接；

所述同軸線第一端、第二端的所述內(nèi)導(dǎo)體分別與所述第一PCB元件的接入射頻信號的焊盤、所述第二PCB元件的接入射頻信號的焊盤焊接。

可選的，沿所述基材和所述絕緣介質(zhì)的接觸面鋪設(shè)有多根所述同軸線，多根所述同軸線為單層設(shè)置或多層設(shè)置。

可選的，所述PCB板上有多個(gè)走線區(qū)域，每個(gè)所述走線區(qū)域均鋪設(shè)所述第一PCB走線。

可選的，所述PCB板上包括至少一個(gè)第一走線區(qū)域和至少一個(gè)第二走線區(qū)域，所述第一走線區(qū)域鋪設(shè)所述第一PCB走線，所述第二走線區(qū)域鋪設(shè)第二PCB走線，其中，所述第二PCB走線為按照刻蝕工藝在所述基材上形成的非同軸線的阻抗走線。

可選的，所述第一走線區(qū)域與所述第二走線區(qū)域間隔設(shè)置，或者所述第一走線區(qū)域與所述第二走線區(qū)域部分交疊。

本發(fā)明實(shí)施例中，第一PCB走線為PCB板上的一部分PCB走線，第一PCB走線并不是通常的采用刻蝕工藝形成的普通阻抗走線，而是將同軸線作為PCB走線內(nèi)嵌在基材中，這種走線方式與現(xiàn)有技術(shù)中的單層的普通阻抗走線相比，由于同軸線的阻抗非常小，同軸線作為PCB走線可以減小信號的傳輸損耗，進(jìn)而保證信號的穩(wěn)定性和完整性。第一PCB走線為同軸線時(shí)，只需將同軸線內(nèi)嵌在PCB板的基材與絕緣介質(zhì)之間，只將同軸線兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

本發(fā)明實(shí)施例提供一種PCB板制作方法，包括：

在基材上形成鋪設(shè)第一PCB走線的圖形，其中，所述第一PCB走線為同軸線；

沿所述圖形的表面鋪設(shè)所述同軸線；

在所述基材鋪設(shè)所述同軸線的表面上形成絕緣介質(zhì)，得到沿深度方向被所述同軸線貫穿或未被所述同軸線貫穿的PCB板；

在所述PCB板上分別制作第一PCB元件、第二PCB元件；

將所述同軸線的兩端芯線分別與所述第一PCB元件、所述第二PCB元件進(jìn)行連接。

可選的，在所述基材上形成鋪設(shè)第一PCB走線的圖形，包括：

在所述基材上形成所述圖形，所述圖形沿所述基材的深度方向部分貫穿所述基材或沿深度方向全部貫穿所述基材。

可選的，在所述PCB板上分別制作第一PCB元件、第二PCB元件，包括：：

在所述同軸線沿所述PCB板的深度方向貫穿所述PCB板，且所述絕緣介質(zhì)貫穿所述基材時(shí)，在所述PCB板的相對面分別制作所述第一PCB元件和所述第二PCB元件。

可選的，在所述PCB板上分別制作第一PCB元件、第二PCB元件，包括：

在所述同軸線沿所述PCB板的深度方向未貫穿所述PCB板時(shí)，在所述PCB板靠近所述基材的同一面分別制作所述第一PCB元件和所述第二PCB元件；或者，在所述PCB板靠近所述絕緣介質(zhì)的同一面分別制作所述第一PCB元件和所述第二PCB元件。

可選的，將所述同軸線的兩端芯線分別與第一PCB元件、第二PCB元件進(jìn)行連接，包括：

將所述同軸線第一端的外導(dǎo)體與所述第一PCB元件的接地焊盤焊接；

將所述同軸線第一端的內(nèi)導(dǎo)體與所述第一PCB元件的接入射頻信號的焊盤焊盤焊接；

將所述同軸線第二端的外導(dǎo)體與所述第二PCB元件的接地焊盤焊接；

將所述同軸線第二端的內(nèi)導(dǎo)體與所述第二PCB元件的接入射頻信號的焊盤焊接。

可選的，還包括：

在所述基材上按照刻蝕工藝形成第二PCB走線，所述第二PCB走線為非同軸線的阻抗走線；

其中，所述第二PCB走線所在的區(qū)域與所述第一PCB走線所在的區(qū)域間隔設(shè)置，或者部分交疊。

采用上述方法制作的PCB板中，第一PCB走線為同軸線時(shí)，只需將同軸線內(nèi)嵌在PCB板的基材與絕緣介質(zhì)之間，只將同軸線兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

附圖說明

圖1為本發(fā)明實(shí)施例提供的一種PCB板的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種PCB板的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的一種同軸線的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種PCB板的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種PCB板的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的一種PCB板的結(jié)構(gòu)示意圖；

圖7至圖10為本發(fā)明實(shí)施例提供的一種PCB板的制作方法所形成的PCB板的結(jié)構(gòu)示意圖；

圖11至圖14為本發(fā)明實(shí)施例提供的一種PCB板的制作方法所形成的PCB板的結(jié)構(gòu)示意圖；

圖15至圖18為本發(fā)明實(shí)施例提供的一種PCB板的制作方法所形成的PCB板的結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明實(shí)施例提供一種PCB板，包括：

基材、形成在基材上的絕緣介質(zhì)及沿基材和絕緣介質(zhì)的接觸面鋪設(shè)的第一PCB走線，第一PCB走線為同軸線，同軸線的兩端芯線分別與第一PCB元件、第二PCB元件相互連接。

本發(fā)明實(shí)施例中，第一PCB走線為PCB板上的一部分PCB走線，第一PCB走線并不是通常的采用刻蝕工藝形成的普通阻抗走線，而是將同軸線作為PCB走線內(nèi)嵌在基材中，這種走線方式與現(xiàn)有技術(shù)中的單層的普通阻抗走線相比，由于同軸線的阻抗非常小，同軸線作為PCB走線可以減小信號的傳輸損耗，進(jìn)而保證信號的穩(wěn)定性和完整性。

此外，現(xiàn)有技術(shù)中由普通的阻抗走線構(gòu)成的PCB疊層結(jié)構(gòu)在層間需要設(shè)置過孔，層間的過孔會導(dǎo)致走線的阻抗不連續(xù)，帶來PCB走線阻抗失配問題。本發(fā)明的這種PCB板的走線方式與現(xiàn)有技術(shù)中的PCB疊層相比，能夠保持阻抗連續(xù)性，可以解決PCB走線阻抗失配問題。

此外，第一PCB走線為同軸線時(shí)，只需將同軸線內(nèi)嵌在PCB板的基材與絕緣介質(zhì)之間，只將同軸線兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

本發(fā)明實(shí)施例中，第一PCB元件和第二PCB元件是與同軸線的兩個(gè)芯線連接的任意一種可能的PCB元件，具體是哪一種元件不做具體限定。

本發(fā)明實(shí)施例中，絕緣介質(zhì)覆蓋在同軸線表面，是作為PCB板的平坦化層和同軸線的保護(hù)層。絕緣介質(zhì)可以使有機(jī)樹脂。

可選的，絕緣介質(zhì)背離基材的表面還涂覆有綠油，以及基材背離絕緣介質(zhì)的一面還涂覆有綠油，這兩個(gè)表面的綠油上可以制作PCB元件和PCB元件的焊盤。

下面結(jié)合具體實(shí)施例對本發(fā)明實(shí)施例提供的PCB板的走線方式進(jìn)行說明。

如圖1所示，本發(fā)明實(shí)施例提供的一種PCB板，包括：基材10、形成在基材10上的絕緣介質(zhì)20及沿基材10和絕緣介質(zhì)20的接觸面鋪設(shè)的第一PCB走線，第一PCB走線為同軸線30，同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50相互連接，并且同軸線30沿PCB板的深度方向貫穿PCB板，且絕緣介質(zhì)20貫穿基材10，第一PCB元件40和第二PCB元件50分別制作在PCB板的相對面。第一PCB元件40制作在PCB板靠近基材10的一面，第二PCB元件50制作在PCB板靠近絕緣介質(zhì)20的一面。

可選的，PCB板中，第一PCB元件40包括接地的焊盤GND1和接入射頻信號的焊盤PAD1，第二PCB元件50包括接地的焊盤GND2和接入射頻信號的焊盤PAD2。

在同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50相互連接時(shí)，如圖2所示，同軸線30第一端的芯線分別與第一PCB元件40的接地焊盤GND1、接入射頻信號的焊盤PAD1焊接，同軸線30第二端的芯線分別與第二PCB元件50的接地焊盤GND2、接入射頻信號的焊盤PAD2焊接。

如圖3所示，同軸線30的芯線由外向內(nèi)包括保護(hù)套筒304、外導(dǎo)體303、絕緣填充介質(zhì)302和內(nèi)導(dǎo)體301。

第一PCB元件40、第二PCB元件50通常通過焊盤與同軸線30兩端的芯線連接，第一PCB元件40、第二PCB元件50的焊盤通常包括接地焊盤和用來傳輸射頻信號的焊盤。

具體的，同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50相互連接時(shí)，同軸線30第一端、第二端的外導(dǎo)體303分別與第一PCB元件40的接地焊盤GND1焊接、第二PCB元件50的接地焊盤GND2焊接，同軸線30第一端、第二端的內(nèi)導(dǎo)體301分別與第一PCB元件40的接入射頻信號的焊盤PAD1、第二PCB元件50的接入射頻信號的焊盤PAD2焊接。

如圖4所示，本發(fā)明實(shí)施例還提供一種PCB板，包括：基材10、形成在基材10上的絕緣介質(zhì)20及沿基材10和絕緣介質(zhì)20的接觸面鋪設(shè)的第一PCB走線，第一PCB走線為同軸線30，同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50相互連接，并且，同軸線30沿PCB板的深度方向未貫穿PCB板，第一PCB元件40和第二PCB元件50分別制作在PCB板靠近基材10的同一面。

如圖5所示，本發(fā)明實(shí)施例還提供一種PCB板，包括：基材10、形成在基材10上的絕緣介質(zhì)20及沿基材10和絕緣介質(zhì)20的接觸面鋪設(shè)的第一PCB走線，第一PCB走線為同軸線30，同軸線30沿PCB板的深度方向未貫穿PCB板，同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50相互連接，并且同軸線30沿PCB板的深度方向未貫穿PCB板，第一PCB元件40和第二PCB元件50分別制作在PCB板靠近絕緣介質(zhì)20的同一面。

可選的，本發(fā)明實(shí)施例中，第一PCB走線包括多根同軸線30，即沿基材10和絕緣介質(zhì)20的接觸面鋪設(shè)有多根同軸線30，多根同軸線30為單層設(shè)置或多層設(shè)置。在對PCB板厚度滿足要求低的場景中，同軸線30也可以鋪設(shè)成多層。

可選的，本發(fā)明實(shí)施例中，如果PCB板上傳輸?shù)男盘柖夹枰獫M足較高的信號質(zhì)量，那么PCB板上的每個(gè)走線區(qū)域均可鋪設(shè)第一PCB走線。

可選的，本發(fā)明實(shí)施例中，PCB板上包括至少一個(gè)第一走線區(qū)域和至少一個(gè)第二走線區(qū)域，第一走線區(qū)域鋪設(shè)第一PCB走線，第二走線區(qū)域鋪設(shè)第二PCB走線，其中，第二PCB走線為按照刻蝕工藝在基材10上形成的非同軸線30的阻抗走線。

可選的，第一走線區(qū)域與第二走線區(qū)域間隔設(shè)置，或者第一走線區(qū)域與第二走線區(qū)域部分交疊。

可選的，同軸線30走線可以用在對信號要求高的走線區(qū)域，對于信號要求低的走線區(qū)域，可以鋪設(shè)普通的阻抗走線，這樣可以節(jié)約PCB板的走線成本。

如圖6所示，本發(fā)明實(shí)施例提供的一種PCB板包括一個(gè)走線區(qū)域A、走線區(qū)域B和走線區(qū)域C，走線區(qū)域A鋪設(shè)第一PCB走線，走線區(qū)域B和走線區(qū)域C鋪設(shè)第二PCB走線。走線區(qū)域A為對信號要求高的走線區(qū)域，走線區(qū)域B和走線區(qū)域C是對信號要求不高的走線區(qū)域。

可選的，對于信號要求低的走線區(qū)域，如果單層普通阻抗走線不能滿足信號要求，也可以鋪設(shè)多層。

基于相同的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種PCB板的制作方法，包括：

步驟S1，在基材10上形成鋪設(shè)第一PCB走線的圖形60，其中，第一PCB走線為同軸線30；

可選的，如圖7所示，基材10上形成的圖形60沿基材10的深度方向全部貫穿基材10，基材10上形成的圖形60為基材10被刻蝕掉的區(qū)域。

步驟S2，沿圖形60的表面鋪設(shè)同軸線30；

可選的，沿基材10被刻蝕掉的區(qū)域表面鋪設(shè)的同軸線30的截面如圖8所示，同軸線30兩端的芯線延拓到基材10的上表面和下表面。

步驟S3，在基材10鋪設(shè)同軸線30的表面上形成絕緣介質(zhì)20，得到沿深度方向被同軸線30貫穿的PCB板；

可選的，沿深度方向被同軸線30貫穿的PCB板如圖9所示，同軸線30和絕緣介質(zhì)20都內(nèi)嵌于基材10被刻蝕掉的區(qū)域內(nèi)。

步驟S4，在PCB板上分別制作第一PCB元件40、第二PCB元件50；

可選的，在同軸線30沿PCB板的深度方向貫穿PCB板，且絕緣介質(zhì)20貫穿基材10時(shí)，在PCB板的相對表面分別制作第一PCB元件40和第二PCB元件50。

PCB板的相對表面是指PCB板靠近絕緣介質(zhì)20的一面，以及PCB板靠近基材10的一面。第一PCB元件40制作在PCB板靠近絕緣介質(zhì)20的一面，第二PCB元件50制作在PCB板靠近基材10的一面，形成的PCB板結(jié)構(gòu)參見圖10，其中，絕緣介質(zhì)20背離基材10的表面，以及基材10背離絕緣介質(zhì)20的表面還還涂覆有綠油70，第一PCB元件40、第二PCB元件50分別制作在綠油70表面。

步驟S5，將同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50進(jìn)行連接。

具體的，將同軸線30第一端的外導(dǎo)體與第一PCB元件40的接地焊盤焊接；將同軸線30第一端的內(nèi)導(dǎo)體與第一PCB元件40的接入射頻信號的焊盤焊盤焊接；將同軸線30第二端的外導(dǎo)體與第二PCB元件50的接地焊盤焊接；將同軸線30第二端的內(nèi)導(dǎo)體與第二PCB元件50的接入射頻信號的焊盤焊接。

可選的，第一PCB元件40的接地焊盤GND1、接入射頻信號的焊盤PAD1制作在絕緣介質(zhì)20背離基材10的表面的綠油上。第二PCB元件50的接地焊盤GND2、接入射頻信號的焊盤PAD2制作在基材10背離絕緣介質(zhì)20的表面的綠油上。

采用上述方法制作的PCB板中，第一PCB走線為同軸線30時(shí)，只需將同軸線30內(nèi)嵌在PCB板的基材10與絕緣介質(zhì)20之間，只將同軸線30兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

采用上述方法制作的這種PCB板中，第一PCB走線為PCB板上的一部分PCB走線，比如第一PCB走線傳輸對信號質(zhì)量要求高的信號時(shí)，將同軸線30作為第一PCB走線內(nèi)嵌在基材10中，這種走線方式與現(xiàn)有技術(shù)中的單層的普通阻抗走線相比，由于同軸線的阻抗非常小，同軸線作為PCB走線可以減小信號的傳輸損耗，進(jìn)而保證信號的穩(wěn)定性和完整性。此外，采用上述方法制作的這種PCB板的走線方式與現(xiàn)有技術(shù)中的PCB疊層相比，能夠保持阻抗連續(xù)性，可以解決PCB走線阻抗失配問題。

基于相同的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種PCB板的制作方法，包括：

步驟S10，在基材10上形成鋪設(shè)第一PCB走線的圖形60，其中，第一PCB走線為同軸線30；

可選的，如圖11所示，基材10上形成的圖形60沿基材10的深度方向全部貫穿基材10，圖形60為基材10的上表面被刻蝕的區(qū)域的形狀。

步驟S20，沿圖形的表面鋪設(shè)同軸線30；

可選的，沿基材10的上表面被刻蝕的區(qū)域表面鋪設(shè)的同軸線30的截面如圖12所示，同軸線30兩端的芯線延拓到基材10的下表面的不同位置，同軸線30兩端的芯線延拓至基材10的下表面。

步驟S30，在基材10鋪設(shè)同軸線30的表面上形成絕緣介質(zhì)20，得到沿深度方向未被同軸線30貫穿的PCB板；

可選的，沿深度方向未被同軸線30貫穿的PCB板如圖13所示，同軸線30和絕緣介質(zhì)20都內(nèi)嵌于基材10被刻蝕掉的區(qū)域內(nèi)，并且同軸線30兩端的芯線延拓至基材10的下表面。

步驟S40，在PCB板上分別制作第一PCB元件40、第二PCB元件50；

可選的，如圖14所示，在同軸線30沿PCB板的深度方向未貫穿PCB板時(shí)，在PCB板靠近基材10的同一面分別制作第一PCB元件40和第二PCB元件50；其中，絕緣介質(zhì)20背離基材10的表面還涂覆有綠油70，第一PCB元件40、第二PCB元件50分別制作在基材10背離絕緣介質(zhì)20的表面的綠油70表面。

步驟S50，將同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50進(jìn)行連接。

具體的，將同軸線30第一端的外導(dǎo)體與第一PCB元件40的接地焊盤焊接；將同軸線30第一端的內(nèi)導(dǎo)體與第一PCB元件40的接入射頻信號的焊盤焊盤焊接；將同軸線30第二端的外導(dǎo)體與第二PCB元件50的接地焊盤焊接；將同軸線30第二端的內(nèi)導(dǎo)體與第二PCB元件50的接入射頻信號的焊盤焊接。

可選的，第一PCB元件40的接地焊盤GND1、接入射頻信號的焊盤PAD1制作在基材10背離絕緣介質(zhì)20的表面的綠油上。第二PCB元件50的接地焊盤GND2、接入射頻信號的焊盤PAD2制作在基材10背離絕緣介質(zhì)20的表面的綠油上。

采用上述方法制作的PCB板中，第一PCB走線為同軸線30時(shí)，只需將同軸線30內(nèi)嵌在PCB板的基材10與絕緣介質(zhì)20之間，只將同軸線30兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

采用上述方法制作的這種PCB板中，第一PCB走線為PCB板上的一部分PCB走線，比如第一PCB走線傳輸對信號質(zhì)量要求高的信號時(shí)，將同軸線30作為第一PCB走線內(nèi)嵌在基材10中，這種走線方式與現(xiàn)有技術(shù)中的單層的普通阻抗走線相比，由于同軸線的阻抗非常小，同軸線作為PCB走線可以減小信號的傳輸損耗，進(jìn)而保證信號的穩(wěn)定性和完整性。此外，采用上述方法制作的這種PCB板的走線方式與現(xiàn)有技術(shù)中的PCB疊層相比，能夠保持阻抗連續(xù)性，可以解決PCB走線阻抗失配問題。

基于相同的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種PCB板的制作方法，包括：

步驟S100，在基材10上形成鋪設(shè)第一PCB走線的圖形60，其中，第一PCB走線為同軸線30；

可選的，如圖15所示，基材10上形成的圖形60沿基材10的深度方向部分貫穿基材10，基材10上形成的圖形60為基材10的上表面被刻蝕的區(qū)域。

步驟S200，沿圖形60的表面鋪設(shè)同軸線30；

可選的，沿圖形60的表面鋪設(shè)的同軸線30的截面如圖16所示，同軸線30沿基材10的上表面被刻蝕的區(qū)域表面鋪設(shè)，同軸線30兩端的芯線延拓至基材10的上表面的不同位置。

步驟S300，在基材10鋪設(shè)同軸線30的表面上形成絕緣介質(zhì)20，得到沿深度方向未被同軸線30貫穿的PCB板；

可選的，沿深度方向未被同軸線30貫穿的PCB板如圖17所示，同軸線30和絕緣介質(zhì)20都內(nèi)嵌于基材10被刻蝕掉的區(qū)域內(nèi)，并且同軸線30兩端的芯線延拓至絕緣介質(zhì)20的上表面。

步驟S400，在PCB板上分別制作第一PCB元件40、第二PCB元件50；

可選的，如圖18所示，在同軸線30沿PCB板的深度方向未貫穿PCB板時(shí)，在PCB板靠近絕緣介質(zhì)20的同一面分別制作第一PCB元件40和第二PCB元件50。其中，絕緣介質(zhì)20背離基材10的表面還涂覆有綠油70，第一PCB元件40、第二PCB元件50分別制作在絕緣介質(zhì)20背離基材10的表面的綠油70表面。

步驟S500，將同軸線30的兩端芯線分別與第一PCB元件40、第二PCB元件50進(jìn)行連接。

具體的，將同軸線30第一端的外導(dǎo)體與第一PCB元件40的接地焊盤焊接；將同軸線30第一端的內(nèi)導(dǎo)體與第一PCB元件40的接入射頻信號的焊盤焊接；將同軸線30第二端的外導(dǎo)體與第二PCB元件50的接地焊盤焊接；將同軸線30第二端的內(nèi)導(dǎo)體與第二PCB元件50的接入射頻信號的焊盤焊接。

可選的，第一PCB元件40的接地焊盤GND1、接入射頻信號的焊盤PAD1制作在絕緣介質(zhì)20背離基材10的表面的綠油上。第二PCB元件50的接地焊盤GND2、接入射頻信號的焊盤PAD2制作在絕緣介質(zhì)20背離基材10的表面的綠油上。

可選的，在上述步驟S5，步驟S50，步驟S500之后，還包括：

在基材10上按照刻蝕工藝形成第二PCB走線，第二PCB走線為非同軸線30的阻抗走線；其中，第二PCB走線所在的區(qū)域與第一PCB走線所在的區(qū)域間隔設(shè)置，或者部分交疊。

采用上述方法制作的PCB板中，第一PCB走線為同軸線30時(shí)，只需將同軸線30內(nèi)嵌在PCB板的基材10與絕緣介質(zhì)20之間，只將同軸線30兩端的芯線與PCB板上的PCB元件連接即可，相對于現(xiàn)有技術(shù)的各種優(yōu)化PCB疊層結(jié)構(gòu)、優(yōu)化PCB制作工藝精度等工藝設(shè)計(jì)來說，簡單可靠，并能節(jié)約成本。

采用上述方法制作的這種PCB板中，第一PCB走線為PCB板上的一部分PCB走線，比如第一PCB走線傳輸對信號質(zhì)量要求高的信號時(shí)，將同軸線30作為第一PCB走線內(nèi)嵌在基材10中，這種走線方式與現(xiàn)有技術(shù)中的單層的普通阻抗走線相比，由于同軸線的阻抗非常小，同軸線作為PCB走線可以減小信號的傳輸損耗，進(jìn)而保證信號的穩(wěn)定性和完整性。此外，采用上述方法制作的這種PCB板的走線方式與現(xiàn)有技術(shù)中的PCB疊層相比，能夠保持阻抗連續(xù)性，可以解決PCB走線阻抗失配問題。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明實(shí)施例進(jìn)行各種改動(dòng)和變型而不脫離本申請的精神和范圍。這樣，倘若本發(fā)明實(shí)施例的這些修改和變型屬于本申請權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本申請也意圖包含這些改動(dòng)和變型在內(nèi)。