本發(fā)明涉及一種基于FPGA的單相鎖相環(huán)，屬于電力電子技術(shù)領(lǐng)域。

背景技術(shù)：

隨著電力電子技術(shù)的深入發(fā)展，各種電力電子裝置如PWM整流器、靜止無功發(fā)生器、不間斷電源、新能源發(fā)電并網(wǎng)裝置等的應(yīng)用更加廣泛。這些裝置的性能很大程度上依賴于鎖相環(huán)的工作性能。

單相鎖相環(huán)的實現(xiàn)方案眾多，有過零鎖相和瞬時調(diào)節(jié)鎖相等。過零鎖相方法簡單，通過捕獲輸入信號的過零點(diǎn)來檢測輸入信號相位，因其調(diào)節(jié)速度較慢，當(dāng)輸入信號干擾較大，存在多個過零點(diǎn)時可能會導(dǎo)致鎖相失敗。瞬時調(diào)節(jié)鎖相實施的方案復(fù)雜，消耗過多處理器資源。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是，為了解決現(xiàn)有單相鎖相環(huán)存在的問題，同時考慮到電網(wǎng)中諧波的問題，本發(fā)明提出一種基于FPGA的單相鎖相環(huán)。

實現(xiàn)本發(fā)明的技術(shù)方案是，一種基于FPGA的單相鎖相環(huán)，鎖相步驟如下：

(1)將采集到的單相電壓信號v_i(t)與控制系統(tǒng)內(nèi)部同步信號v_o(t)相乘進(jìn)行比較，并輸出一個對應(yīng)于兩信號相位差的誤差電壓信號v_d(t)；

(2)根據(jù)求到的誤差電壓信號，對誤差電壓信號進(jìn)行濾波，濾除乘法鑒相器中的二次諧波分量和噪聲；

(3)將處理過得到的誤差電壓信號經(jīng)過PI調(diào)節(jié)得到v_e(t)，

將v_e(t)經(jīng)過一個遞推求平均濾波后求出Δ_e(t)，再用此Δ_e(t)算出實時頻率f，從而實現(xiàn)相位角的鎖定和得出實時相位信號sinθ；

(4)用Δ_e(t)算出實時頻率f，從而實現(xiàn)相位角的鎖定和得出實時相位信號sinθ。

所述步驟(1)中的采集電壓與控制系統(tǒng)內(nèi)部同步信號相乘的表達(dá)式如下：

其中：V_i為輸入信號的振幅；ω_i為輸入信號角頻率；θ_i(t)為輸入信號以其ω_i為參考的瞬時相位角；V_o為控制系統(tǒng)內(nèi)部同步信號的振幅；ω_o為控制系統(tǒng)內(nèi)部同步信號角頻率；為壓控振蕩器的固有頻差；K為乘法器的比例系數(shù)。

所述對誤差電壓信號進(jìn)行濾波，采用遞推求平均方法來濾除二次諧波，得到v_do(t)＝V_dsin[θ₁(t)]；其中，

所述實現(xiàn)相位角的鎖定和得出實時相位信號sinθ的步驟如下：

根據(jù)求得的Δ_e(t)，求出實時系統(tǒng)電壓頻率；將求得的頻率轉(zhuǎn)換成周期，此周期值即認(rèn)為是控制系統(tǒng)內(nèi)部同步信號周期值，再把此周期值進(jìn)行2ⁿ等分，每等分的時刻都對控制系統(tǒng)同步信號進(jìn)行一次輸出，即為實時的相位信息sinθ；

f＝F_clk/{2ⁿ*[Dpd+Δ_e(t)]}；

式中F_clk為FPGA系統(tǒng)的輸入時鐘頻率，Dpd為系統(tǒng)常量。

所述單相鎖相環(huán)包括采樣模塊、乘法鑒相器模塊、電壓差信號濾波模塊、PI調(diào)節(jié)模塊、誤差信號濾波模塊和計算模塊；采樣模塊采集單相電壓信號v_i(t)，與控制系統(tǒng)內(nèi)部同步信號v_o(t)相乘，在乘法鑒相器模塊進(jìn)行比較后，輸出誤差電壓信號v_d(t)；經(jīng)電壓差信號濾波模塊對誤差電壓信號進(jìn)行濾波；經(jīng)濾波處理后的誤差電壓信號v_do(t)經(jīng)過PI調(diào)節(jié)模塊得到v_e(t)；將v_e(t)經(jīng)過誤差信號濾波模塊濾波后求出Δ_e(t)；再用此Δ_e(t)通過計算模塊算出實時頻率f，從而實現(xiàn)相位角的鎖定和得出實時相位信號sinθ。

本發(fā)明的有益效果是，本發(fā)明利用模擬硬件鎖相環(huán)原理設(shè)計基于FPGA的單相鎖相環(huán)，實現(xiàn)程序簡單，穩(wěn)定性高，在有諧波干擾的工況下也可穩(wěn)定有效的運(yùn)行。

附圖說明

圖1是本發(fā)明實施例鎖相環(huán)的模塊框圖；

圖2是本發(fā)明實施例濾波的可視化編程邏輯框圖；

圖3是本發(fā)明實施例PI調(diào)節(jié)的可視化編程邏輯框圖；

圖4是本發(fā)明實施例求出實時相位信息的可視化邏輯框圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明做進(jìn)一步的詳細(xì)說明。

如圖1所示，為本實施例一種基于FPGA的單相鎖相環(huán)模塊框圖。本實施例中實現(xiàn)本發(fā)明方法的主要流程依次為：采集系統(tǒng)網(wǎng)測任一相電壓、進(jìn)行信號比較、電壓差信號濾波、PI調(diào)節(jié)、誤差信號濾波、計算實時頻率和求得實時相位信息；具體步驟如下：

步驟1、采集系統(tǒng)網(wǎng)測任一相電壓：

設(shè)定程序執(zhí)行計數(shù)器，每計數(shù)到Dpd+Δ_e(t)，就進(jìn)行一次采樣。

步驟2、信號比較：

(t)＝Kv_i(t)v_o(t)＝KV_icos[ω_ot+θ₁(t)]V_osin(ω_ot)

＝KV_iV_osin[2ω_ot+θ₁(t)]+KV_iV_osin[θ₁(t)]

步驟3、電壓差信號濾波：

如圖2所示，將v_d(t)通過遞推求平均方法進(jìn)行濾波處理，濾除二次諧波，得到信號v_do(t)。

步驟4、PI調(diào)節(jié)：

如圖3所示，利用比例放大器和積分環(huán)節(jié)對v_do(t)信號進(jìn)行比例積分調(diào)節(jié)，得到誤差信號v_e(t)。

步驟5、誤差信號濾波

邏輯與圖2框圖一樣，將信號v_e(t)進(jìn)行濾波處理，得到Δ_e(t)。

步驟6、求實時頻率：

根據(jù)濾波后得到的Δ_e(t)，計算出實時頻率值f。

步驟7、求得實時相位信息

如圖4所示，利用步驟6求得的頻率信號，把求得的頻率轉(zhuǎn)換成周期，此周期值即認(rèn)為是控制系統(tǒng)內(nèi)部同步信號周期值，再把此周期值進(jìn)行等分，每等分的時刻都對控制系統(tǒng)同步信號進(jìn)行一次輸出，即為實時的相位信息sinθ。