技術(shù)編號(hào)：12789023
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊 ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種基于FPGA的單相鎖相環(huán)，屬于電力電子技術(shù)領(lǐng)域。背景技術(shù)隨著電力電子技術(shù)的深入發(fā)展，各種電力電子裝置如PWM整流器、靜止無功發(fā)生器、不間斷電源、新能源發(fā)電并網(wǎng)裝置等的應(yīng)用更加廣泛。這些裝置的性能很大程度上依賴于鎖相環(huán)的工作性能。單相鎖相環(huán)的實(shí)現(xiàn)方案眾多，有過零鎖相和瞬時(shí)調(diào)節(jié)鎖相等。過零鎖相方法簡單，通過捕獲輸入信號(hào)的過零點(diǎn)來檢測輸入信號(hào)相位，因其調(diào)節(jié)速度較慢，當(dāng)輸入信號(hào)干擾較大，存在多個(gè)過零點(diǎn)時(shí)可能會(huì)導(dǎo)致鎖相失敗。瞬時(shí)調(diào)節(jié)鎖相實(shí)施的方案復(fù)雜，消耗過多處理器資源。發(fā)明內(nèi)容本發(fā)明的目的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。