本發(fā)明屬于模擬-數(shù)字電路和新興的電路技術(shù)應(yīng)用領(lǐng)域，更具體地，涉及一種基于憶阻器的AD轉(zhuǎn)換電路。

背景技術(shù)：

憶阻器是除電阻、電容、電感之外的第四種基本電路元件。憶阻器最先由加州大學(xué)伯克利分校的蔡少棠(Leon.O.Chua)教授于1971年從理論上推導(dǎo)得到。蔡少棠指出，電壓v、電流i、電荷q和磁通量這四個(gè)基本電路變量之間應(yīng)該存在六種數(shù)學(xué)關(guān)系：電流定義為電荷關(guān)于時(shí)間的變化率i＝dq/dt；電壓定義為磁通量關(guān)于時(shí)間的變化率電阻定義為電壓隨著電流的變化率R＝dv/di；電容定義為電荷隨著電壓的變化率C＝dq/dv；電感定義為磁通量隨著電流的變化率缺少了一種能夠?qū)㈦姾蓂與磁通量關(guān)聯(lián)起來(lái)的電路元件，而這種元件即由電荷q與磁通量之間的關(guān)系來(lái)定義：M即是憶阻。

美國(guó)惠普實(shí)驗(yàn)室的Strukov和其同事在進(jìn)行極小型電路實(shí)驗(yàn)時(shí)制造出憶阻的實(shí)物，其成果發(fā)表在2008年5月的《自然》雜志上，憶阻的發(fā)現(xiàn)足以媲美100年前發(fā)明的三極管，其任何一項(xiàng)產(chǎn)業(yè)化應(yīng)用都可能帶來(lái)新一輪的產(chǎn)業(yè)革命。憶阻最突出的特點(diǎn)是其天然的非易失性記憶功能和良好的開關(guān)特性，在非易失性存儲(chǔ)器技術(shù)、可重構(gòu)信號(hào)處理電路、人工神經(jīng)網(wǎng)絡(luò)保密通信、模擬電路、人工智能計(jì)算機(jī)、生物行為模擬等領(lǐng)域具有巨大的應(yīng)用潛力?；萜諔涀杵鲗⒔?jīng)過摻雜的TiO₂和未摻雜的TiO₂連接在兩個(gè)Pt電極之間，形成一種三明治結(jié)構(gòu)。當(dāng)在兩個(gè)Pt電極之間加電壓時(shí)，在電場(chǎng)的作用下，在摻雜的TiO₂和未摻雜的TiO₂間出現(xiàn)離子移動(dòng)。因此，經(jīng)過摻雜的TiO₂和未摻雜的TiO₂的區(qū)域的長(zhǎng)度會(huì)發(fā)生變化。而經(jīng)過摻雜的TiO₂和未摻雜的TiO₂的電阻率是不同的，因此，憶阻器中兩種TiO₂的區(qū)域的長(zhǎng)度發(fā)生變化會(huì)引起憶阻器阻值的變化。如果，給憶阻器施加正電壓，它的憶阻值增加，那么，在憶阻器的同一端施加負(fù)電壓，它的憶阻值會(huì)減小。

數(shù)字電子技術(shù)廣泛應(yīng)用在人們生活的各個(gè)方面。一些常見的電子設(shè)備如，手機(jī)，電腦，電視機(jī)，數(shù)碼相機(jī)等的內(nèi)部無(wú)一不是包含著成百上千的數(shù)字芯片。同樣地，在交通網(wǎng)絡(luò)，航空航天，工業(yè)制造等領(lǐng)域，數(shù)字技術(shù)更是發(fā)揮著非常巨大的作用。數(shù)字電路相對(duì)于模擬電路具有如下的優(yōu)點(diǎn)：穩(wěn)定性高，結(jié)果的再現(xiàn)性好；易于設(shè)計(jì)；能夠大批量生產(chǎn)，成本低廉；具有可編程性；高速度，低功耗。

因此，數(shù)字電路是現(xiàn)代電子電路設(shè)計(jì)的重要部分。即使到現(xiàn)在，數(shù)字電子技術(shù)仍然在不斷的發(fā)展，改變著人們的生活。但是，無(wú)論數(shù)字技術(shù)如何發(fā)展，也不能代替模擬技術(shù)。自然界中絕大多數(shù)物理量是模擬量，例如，聲音，壓力，溫度，濕度等等，數(shù)字信號(hào)和模擬信號(hào)是不兼容的，數(shù)字技術(shù)不能直接接收和處理模擬信號(hào)，也無(wú)法將處理后的數(shù)字信號(hào)直接送到外部世界。在模擬量輸入到數(shù)字芯片之前，需要先將模擬信號(hào)轉(zhuǎn)化為對(duì)應(yīng)的數(shù)字信號(hào)，再輸入到數(shù)字芯片內(nèi)部進(jìn)行處理。把模擬信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)的電路就是AD轉(zhuǎn)換電路，它是連接模擬和數(shù)字信號(hào)的關(guān)鍵。

現(xiàn)有的AD轉(zhuǎn)換電路主要可以分為三種類型：并行比較型AD轉(zhuǎn)換電路，逐次比較型AD轉(zhuǎn)換電路，雙積分型AD轉(zhuǎn)換電路。

雙積分型AD轉(zhuǎn)換電路的基本原理是在某一固定時(shí)間內(nèi)對(duì)輸入模擬電壓求積分，首先將輸入電壓平均值變換成與之成正比的時(shí)間間隔，然后，再利用時(shí)鐘脈沖和計(jì)數(shù)器測(cè)出此時(shí)間間隔，得到與輸入模擬量對(duì)應(yīng)的數(shù)字量輸出。雙積分型AD轉(zhuǎn)換器由積分器，過零比較器，時(shí)鐘脈沖控制門和計(jì)數(shù)器等幾部分組成。由于雙積分AD轉(zhuǎn)換電路取的是輸入電壓的平均值，因此對(duì)周期性的對(duì)稱干擾信號(hào)具有很強(qiáng)的抑制能力。同時(shí)，因?yàn)樵趦纱畏e分中使用的是同一積分器，因此，電阻，脈沖源等元件的參數(shù)的變化對(duì)轉(zhuǎn)換精度的影響均可以忽略。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種基于憶阻器的AD轉(zhuǎn)換電路，旨在解決現(xiàn)有的雙積分型AD轉(zhuǎn)換電路體積較大，不便于集成，且對(duì)整個(gè)電路系統(tǒng)造成的電磁干擾較大的問題。所設(shè)計(jì)的AD轉(zhuǎn)換電路采用體積非常小的憶阻器，不包含電容，便于集成，減小了電路體積。相對(duì)于現(xiàn)有的雙積分型AD轉(zhuǎn)換電路減少了一個(gè)放電控制電路，降低了電路復(fù)雜度，進(jìn)一步減小了電路體積。因?yàn)椴话娙?，所設(shè)計(jì)的AD轉(zhuǎn)換電路對(duì)整個(gè)電路系統(tǒng)造成的電磁干擾較小。同時(shí)，所設(shè)計(jì)的AD轉(zhuǎn)換電路和現(xiàn)有的雙積分型AD轉(zhuǎn)換電路一樣，對(duì)周期性的對(duì)稱干擾信號(hào)具有很強(qiáng)的抑制能力。

本發(fā)明提供了一種基于憶阻器的AD轉(zhuǎn)換電路，包括：選擇開關(guān)S₁，反相放大電路，比較轉(zhuǎn)換電路，脈沖控制電路和計(jì)數(shù)器；所述選擇開關(guān)S₁的一端連接待轉(zhuǎn)換電壓+V_i和參考電壓-V_ref，所述選擇開關(guān)S₁的另一端連接至所述反相放大電路的輸入端，所述選擇開關(guān)S₁用于選擇將待轉(zhuǎn)換電壓+V_i或參考電壓-V_ref中的一個(gè)連接到反相放大電路并作為所述反相放大電路的輸入電壓；所述比較轉(zhuǎn)換電路的輸入端連接至所述反相放大電路的輸出端，所述脈沖控制電路的輸入端連接至所述比較轉(zhuǎn)換電路的第一輸出端，所述比較轉(zhuǎn)換電路的第二輸出端用于輸出指示一次AD轉(zhuǎn)換結(jié)束的指示信號(hào)L₁；所述計(jì)數(shù)器的第一輸入端連接至所述脈沖控制電路的輸出端，所述計(jì)數(shù)器的第二輸入端連接用于將計(jì)數(shù)器清零的信號(hào)M₁，所述計(jì)數(shù)器的輸出端連接至所述選擇開關(guān)S₁的控制端，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到最大值，計(jì)數(shù)器輸出用于控制所述選擇開關(guān)S₁的定時(shí)信號(hào)D_T，待一次AD轉(zhuǎn)換結(jié)束，通過信號(hào)M₁將計(jì)數(shù)器清零并進(jìn)入下一次AD轉(zhuǎn)換。

更進(jìn)一步地，反相放大電路包括：憶阻器R_m，電阻R_n和第一運(yùn)算放大器A₁，所述憶阻器R_m的一端作為所述反相放大電路的輸入端，所述憶阻器R_m的另一端連接至所述第一運(yùn)算放大器A₁的反相輸入端，所述第一運(yùn)算放大器A₁的同相輸入端接地，所述電阻R_n的一端連接至所述第一運(yùn)算放大器A₁的反相輸入端，所述電阻R_n的另一端連接至所述第一運(yùn)算放大器A₁的輸出端，所述第一運(yùn)算放大器A₁的輸出端作為所述反相放大電路的輸出端。

更進(jìn)一步地，比較轉(zhuǎn)換電路包括：第二運(yùn)算放大器A₂，電阻R_L和晶體管T₁，所述第二運(yùn)算放大器A₂的反相輸入端作為所述比較轉(zhuǎn)換電路的輸入端，所述第二運(yùn)算放大器A₂的同相輸入端用于連接閾值電壓V_th；所述晶體管T₁的控制端連接至所述第二運(yùn)算放大器A₂的輸出端，所述晶體管T₁的一端連接電源V_S，所述晶體管T₁的另一端通過所述電阻R_L接地，所述晶體管T₁的另一端還作為所述轉(zhuǎn)換電路的第一輸出端和第二輸出端。

更進(jìn)一步地，所述脈沖控制電路包括：與門U₁，所述與門U₁的第一輸入端作為所述脈沖控制電路的輸入端，所述與門U₁的第二輸入端用于連接周期脈沖信號(hào)CP，所述與門U₁的輸出端CLK作為所述脈沖控制電路的輸出端。

更進(jìn)一步地，所述計(jì)數(shù)器包括：第一計(jì)數(shù)單元K₁，第二計(jì)數(shù)單元K₂，與非門U₂和與門U₃；所述第一計(jì)數(shù)單元K₁的脈沖計(jì)數(shù)端1CP作為所述計(jì)數(shù)器的第一輸入端，脈沖控制電路的輸出CLK連接到K₁的脈沖計(jì)數(shù)端1CP，信號(hào)M₁連接到第一計(jì)數(shù)單元K₁的清零端1CR和第二計(jì)數(shù)單元K₂的清零端2CR，第一計(jì)數(shù)單元K₁的四個(gè)輸出1Q₀，1Q₁，1Q₂，1Q₃分別依次連接至所述與非門U₂的四個(gè)輸入端，所述與非門U₂的輸出端連接到第二計(jì)數(shù)單元K₂的脈沖計(jì)數(shù)端2CP，第二計(jì)數(shù)單元K₂的四個(gè)輸出2Q₀，2Q₁，2Q₂，2Q₃連接到與門U₃的四個(gè)輸入端，與門U₃的輸出端是定時(shí)信號(hào)D_T。

更進(jìn)一步地，所述第一計(jì)數(shù)單元K₁和所述第二計(jì)數(shù)單元K₂均為雙十六進(jìn)制計(jì)數(shù)器。

總體而言，通過本發(fā)明所構(gòu)思的以上技術(shù)方案與現(xiàn)有技術(shù)相比，在電路體積，電路復(fù)雜度，和對(duì)整個(gè)電路系統(tǒng)的電磁干擾方面具有優(yōu)勢(shì)：

(1)憶阻器的體積非常小，因此，所設(shè)計(jì)的AD轉(zhuǎn)換電路體積較小。

(2)憶阻器便于集成到電路中，因此，所設(shè)計(jì)的AD轉(zhuǎn)換電路便于集成。

(3)相對(duì)于現(xiàn)有的雙積分型AD轉(zhuǎn)換電路，所設(shè)計(jì)的AD轉(zhuǎn)換電路減少了一個(gè)電容放電控制電路，具有較簡(jiǎn)單的電路結(jié)構(gòu)。

(4)所設(shè)計(jì)的AD轉(zhuǎn)換電路對(duì)整個(gè)電路系統(tǒng)具有很小的電磁干擾。

以上四個(gè)效果對(duì)基于憶阻器的AD轉(zhuǎn)換電路有著很關(guān)鍵的作用，通過用憶阻器取代電路中的電容，優(yōu)化電路結(jié)構(gòu)，解決了現(xiàn)有的雙積分型AD轉(zhuǎn)換電路體積較大，不便于集成，電路復(fù)雜度較高，和對(duì)整個(gè)電路系統(tǒng)的電磁干擾較大方面的相關(guān)問題。

附圖說明

圖1是基于憶阻器的AD轉(zhuǎn)換電路的結(jié)構(gòu)圖。

圖2是基于憶阻器的AD轉(zhuǎn)換電路的電路圖。

圖3是基于憶阻器的AD轉(zhuǎn)換電路的計(jì)數(shù)器部分的電路圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施實(shí)例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施實(shí)例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。

本發(fā)明提供了一種基于憶阻器的AD轉(zhuǎn)換電路，包括：反相放大電路1，比較轉(zhuǎn)換電路2，脈沖控制電路3和計(jì)數(shù)器4；待轉(zhuǎn)換電壓V_i和參考電壓V_ref作為反相放大電路1的輸入電壓，選擇開關(guān)S₁用于選擇將待轉(zhuǎn)換電壓V_i或參考電壓V_ref中的一個(gè)連接到反相放大電路1。反相放大電路1的輸出電壓作為比較轉(zhuǎn)換電路2的輸入電壓，比較轉(zhuǎn)換電路2的輸出一方面作為脈沖控制電路3的輸入，另一方面作為輸出L₁指示一次AD轉(zhuǎn)換的結(jié)束。脈沖控制電路3的輸出連接計(jì)數(shù)器4的脈沖輸入端，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到最大值，計(jì)數(shù)器輸出定時(shí)信號(hào)D_T。待一次AD轉(zhuǎn)換結(jié)束，信號(hào)M₁將計(jì)數(shù)器4清零，同時(shí)，選擇開關(guān)S₁連接待轉(zhuǎn)換電壓V_i，進(jìn)入下一次AD轉(zhuǎn)換。

在本發(fā)明中，待轉(zhuǎn)換電壓+V_i和參考電壓-V_ref作為兩個(gè)輸入端，通過選擇開關(guān)S₁連接到憶阻器R_m的一端，憶阻器R_m的另一端連接到第一運(yùn)算放大器A₁的反相輸入端和電阻R_n的一端，R_n的另一端連接到第一運(yùn)算放大器A₁的輸出端和第二運(yùn)算放大器A₂的反相輸入端，第一運(yùn)算放大器A₁的同相輸入端接地電位。憶阻器R_m，電阻R_n，和第一運(yùn)算放大器A₁組成反相放大電路1。

在本發(fā)明中，第二運(yùn)算放大器A₂的同相輸入端接閾值電壓V_th，第二運(yùn)算放大器A₂的輸出端接MOS管T₁的控制端，MOS管T₁的一端接電源V_S，MOS管T₁的另一端接電阻R_L的一端，輸出端L₁和與門U₁的一端，電阻R_n的另一端接地。第二運(yùn)算放大器A₂，MOS管T₁和電阻R_L組成比較轉(zhuǎn)換電路2。

在本發(fā)明中，與門U₁的另一端接周期脈沖信號(hào)CP，與門U₁的輸出端CLK連接到計(jì)數(shù)器4的脈沖計(jì)數(shù)端。與門U₁組成脈沖控制電路3。

在本發(fā)明中，第一計(jì)數(shù)單元K₁的脈沖計(jì)數(shù)端1CP連接CLK，M₁連接到第一計(jì)數(shù)單元K₁的清零端1CR和第二計(jì)數(shù)單元K₂的清零端2CR，第一計(jì)數(shù)單元K₁的四個(gè)輸出1Q₀，1Q₁，1Q₂，1Q₃連接到與非門U₂的四個(gè)輸入端，與非門U₂的輸出端連接到計(jì)數(shù)單元K₂的輸入端2CP，第二計(jì)數(shù)單元K₂的四個(gè)輸出2Q₀，2Q₁，2Q₂，2Q₃連接到與門U₃的四個(gè)輸入端，與門U₃的輸出端是定時(shí)信號(hào)D_T。

本發(fā)明提供了一種基于憶阻器的AD轉(zhuǎn)換電路，相對(duì)于現(xiàn)有的雙積分型AD轉(zhuǎn)換電路，這里設(shè)計(jì)的AD轉(zhuǎn)換電路體積較小，便于集成，電路結(jié)構(gòu)較簡(jiǎn)單，且對(duì)整個(gè)電路系統(tǒng)造成的電磁干擾較小。所設(shè)計(jì)的AD轉(zhuǎn)換電路采用體積非常小的憶阻器，因此電路體積相對(duì)較小。同時(shí)，憶阻器便于集成到電路中，有效的減小了電路體積。相對(duì)于現(xiàn)有的雙積分型AD轉(zhuǎn)換電路，所設(shè)計(jì)的AD轉(zhuǎn)換電路經(jīng)過結(jié)構(gòu)優(yōu)化后，減少了一個(gè)放電控制電路，降低了電路復(fù)雜度，進(jìn)一步減小了電路體積。電容的充放電對(duì)整個(gè)電路系統(tǒng)造成較大的電磁干擾，尤其是充放電頻率高時(shí)，電磁干擾很大，給整個(gè)電路的設(shè)計(jì)造成困難。所設(shè)計(jì)的AD轉(zhuǎn)換電路不包含電容，對(duì)整個(gè)電路系統(tǒng)造成的電磁干擾較小。即使工作頻率很高，對(duì)電路的影響也不大。

而且所設(shè)計(jì)的AD轉(zhuǎn)換電路和現(xiàn)有的雙積分型AD轉(zhuǎn)換器電路一樣，對(duì)周期性的對(duì)稱干擾信號(hào)具有很強(qiáng)的抑制能力。而且，兩次的憶阻器憶阻值增大和減小過程是對(duì)同一個(gè)憶阻器進(jìn)行的操作，因此，電阻，脈沖源等電路部分的參數(shù)的變化對(duì)轉(zhuǎn)換精度的影響均可以忽略。

圖1是基于憶阻器的AD轉(zhuǎn)換電路的結(jié)構(gòu)圖，如圖1所示，所設(shè)計(jì)的AD轉(zhuǎn)換電路由反相放大電路1，比較轉(zhuǎn)換電路2，脈沖控制電路3和計(jì)數(shù)器4組成。待轉(zhuǎn)換電壓V_i和參考電壓V_ref作為兩個(gè)輸入端，通過選擇開關(guān)S₁連接到反相放大電路，這兩個(gè)電壓被反相放大后輸出，同時(shí)，這兩個(gè)電壓在接入到電路后，也改變著憶阻器的憶阻值。反相放大電路1的輸出端連接到比較轉(zhuǎn)換電路2，反相放大電路1的輸出電壓與運(yùn)算放大器的閾值電壓做比較得到輸出電壓。然后，這個(gè)電壓被轉(zhuǎn)化成數(shù)字邏輯信號(hào)輸出到L₁端和脈沖控制電路3的一個(gè)輸入端。脈沖控制電路3的另一個(gè)輸入端接周期脈沖信號(hào)CP。脈沖控制電路3是一個(gè)與門，當(dāng)比較轉(zhuǎn)換電路2輸出低電平時(shí)，脈沖控制電路3的輸出端一直是低電平。當(dāng)比較轉(zhuǎn)換電路2輸出高電平時(shí)，周期脈沖信號(hào)CP反映到脈沖控制電路3的輸出端。脈沖控制電路3的輸出端連接到計(jì)數(shù)器4的脈沖輸入端，當(dāng)周期脈沖信號(hào)CP每輸入一個(gè)脈沖時(shí)，計(jì)數(shù)器4的計(jì)數(shù)值增加1。當(dāng)計(jì)數(shù)器4的計(jì)數(shù)值達(dá)到最大時(shí)，定時(shí)信號(hào)觸發(fā)開關(guān)S₁將參考電壓V_ref接入反相放大器1。信號(hào)M₁是計(jì)數(shù)器的清零信號(hào)，在一次AD轉(zhuǎn)換結(jié)束后，M₁對(duì)計(jì)數(shù)器進(jìn)行清零。

圖2是基于憶阻器的AD轉(zhuǎn)換電路的電路圖，為了將電路的工作過程介紹的更加清楚，這里選用8位的計(jì)數(shù)器進(jìn)行計(jì)算，當(dāng)計(jì)數(shù)器的位數(shù)更高或更低時(shí)，轉(zhuǎn)換和計(jì)算的過程是一樣的。

圖2中，待轉(zhuǎn)換電壓+V_i和參考電壓-V_ref通過一個(gè)選擇開關(guān)S₁連接到憶阻器R_m的一端，憶阻器R_m的另一端連接到第一運(yùn)算放大器A₁的反相端和電阻R_n的一端，第一運(yùn)算放大器A₁的同相端接地。電阻R_n的另一端連接到第一運(yùn)算放大器A₁的輸出端和第二運(yùn)算放大器A₂的反相端。第二運(yùn)算放大器A₂的同相端接閾值電壓V_th。第二運(yùn)算放大器A₂的輸出端接MOS管T₁的控制端，MOS管T₁的一端接電源V_S，MOS管T₁的另一端接電阻R_L的一端，輸出端L₁和與門U₁的一端，電阻R_n的另一端接地。與門U₁的另一端接周期脈沖信號(hào)CP，與門U₁的輸出端CLK連接到計(jì)數(shù)器4的輸入端，計(jì)數(shù)器4的輸出端作為定時(shí)信號(hào)D_T控制選擇開關(guān)S₁。

圖3是基于憶阻器的AD轉(zhuǎn)換電路中的計(jì)數(shù)器4的電路圖，第一計(jì)數(shù)單元K₁的脈沖計(jì)數(shù)端1CP連接CLK，M₁連接到第一計(jì)數(shù)單元K₁的清零端1CR和第二計(jì)數(shù)單元K₂的清零端2CR，第一計(jì)數(shù)單元K₁的四個(gè)輸出1Q₀，1Q₁，1Q₂，1Q₃連接到與非門U₂的四個(gè)輸入端，與非門U₂的輸出端連接到第二計(jì)數(shù)單元K₂的脈沖輸入端2CP，第二計(jì)數(shù)單元K₂的四個(gè)輸出2Q₀，2Q₁，2Q₂，2Q₃連接到與門U₃的四個(gè)輸入端，與門U₃的輸出端是定時(shí)信號(hào)D_T。

當(dāng)一次AD轉(zhuǎn)換開始，選擇開關(guān)S₁連接到輸入信號(hào)+V_i，第一運(yùn)算放大器A₁的同相端接地，由于運(yùn)算放大器的虛短效應(yīng)，運(yùn)算放大器A₁反相端電壓為0V。同時(shí)，由于運(yùn)算放大器的虛斷效應(yīng)，流入運(yùn)算放大器A₁反相端的電流為0A。因此，電流從+V_i經(jīng)過憶阻器R_m流向運(yùn)算放大器A₁的反相端，然后經(jīng)過電阻R_n流入第一運(yùn)算放大器A₁的輸出端。憶阻器R_m，電阻R_n和運(yùn)算放大器A₁組成反相放大電路1。同時(shí)，在這種情況下，輸入信號(hào)+V_i為正電壓，流過憶阻器R_m的電流使它的憶阻值增大。反相放大電路的輸出電壓由下式給出：

由于憶阻器R_m的憶阻值增大，因此，反相放大電路1的輸出電壓在變大。由于輸入信號(hào)+V_i為正電壓，因此，第一運(yùn)算放大器A₁的輸出為負(fù)電壓。第一運(yùn)算放大器A₁和第二運(yùn)算放大器A₂的電源電壓設(shè)定為±2V_S。

反相放大電路1的輸出連接到第二運(yùn)算放大器A₂的反相端，第二運(yùn)算放大器A₂同相端的閾值電壓V_th是一個(gè)正電壓，V_th大于反相放大電路1的輸出電壓V_A1，因此，第二運(yùn)算放大器A₂輸出正的最大電壓+2V_S。這時(shí)，MOS管T₁導(dǎo)通，電阻R_L上的電壓為V_S，即數(shù)字邏輯的高電平電壓。這樣，與門U₁打開，U₁的輸出和周期脈沖CP的變化相同。因此，每輸入一個(gè)脈沖信號(hào)，計(jì)數(shù)器開始進(jìn)行加一計(jì)數(shù)。當(dāng)?shù)谝挥?jì)數(shù)單元K₁的四個(gè)輸出1Q₀，1Q₁，1Q₂，1Q₃不全為高電平時(shí)，與非門U₂輸出高電平，當(dāng)?shù)谝挥?jì)數(shù)單元K₁的四個(gè)計(jì)數(shù)值達(dá)到最大，即，1Q₀，1Q₁，1Q₂，1Q₃的輸出電平全為高電平時(shí)，與非門U₂輸出低電平。與非門U₂的這個(gè)由高電平到低電平的跳變使第二計(jì)數(shù)單元K₂進(jìn)行加一計(jì)數(shù)。當(dāng)?shù)诙?jì)數(shù)單元K₂的四個(gè)輸出2Q₀，2Q₁，2Q₂，2Q₃全為高電平時(shí)，定時(shí)信號(hào)D_T為高電平。這樣，定時(shí)信號(hào)D_T控制選擇開關(guān)S₁連接到參考電壓-V_ref，進(jìn)入第二計(jì)數(shù)過程。下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，計(jì)數(shù)器從11111111變化為00000000。

當(dāng)參考電壓-V_ref接入到反相放大器，這時(shí)，電流從第一運(yùn)算放大器A₁的輸出端經(jīng)過電阻R_n流到第一運(yùn)算放大器A₁的反相端。然后，經(jīng)過憶阻器R_m流向參考電壓-V_ref，流過憶阻器R_m的電流使它的憶阻值減小。第一運(yùn)算放大器A₁的輸出電壓關(guān)系由下式給出：

由于參考電壓-V_ref為負(fù)電壓，因此，第一運(yùn)算放大器A₁的輸出為正電壓。同時(shí)，隨著憶阻器R_m的憶阻值減小，第一運(yùn)算放大器A₁的輸出電壓在增大。在第二計(jì)數(shù)過程剛開始時(shí)，第一運(yùn)算放大器A₁的輸出電壓小于第二運(yùn)算放大器A₂的閾值電壓V_th。因此，第二運(yùn)算放大器A₂輸出正的最大電壓+2V_S。然后，經(jīng)過MOS管T₁和電阻R_L轉(zhuǎn)換成數(shù)字邏輯的高電平。這樣，與門U₁打開，U₁的輸出和周期脈沖CP的變化相同。因此，每輸入一個(gè)脈沖信號(hào)，計(jì)數(shù)器從00000000開始進(jìn)行加一計(jì)數(shù)。

隨著第一運(yùn)算放大器A₁的輸出電壓不斷增大，經(jīng)過一段時(shí)間之后，第一運(yùn)算放大器A₁的輸出電壓等于第二運(yùn)算放大器A₂的閾值電壓V_th。下一時(shí)刻，第二運(yùn)算放大器A₂輸出負(fù)的最大電壓-2V_S。這時(shí)，MOS管T₁截止，電阻R_L上的電壓為0V，即數(shù)字邏輯的低電平電壓。與門U₁關(guān)閉，U₁的輸出端保持為低電平。因此，計(jì)數(shù)器停止計(jì)數(shù)。L₁端輸出低電平，表示一次AD轉(zhuǎn)換的結(jié)束。同時(shí)，L₁端輸出低電平作為觸發(fā)信號(hào)，使能數(shù)字電路取走計(jì)數(shù)器4中的當(dāng)前計(jì)數(shù)值計(jì)算待轉(zhuǎn)換電壓+V_i的大小。

AD轉(zhuǎn)換過程中的兩次計(jì)數(shù)操作是對(duì)同一憶阻器R_m進(jìn)行的，且憶阻器R_m的憶阻值的在兩次計(jì)數(shù)過程中，增大和減小的量是相同的。因此，當(dāng)待轉(zhuǎn)換電壓+V_i的電壓值較小時(shí)，在計(jì)數(shù)器從0增大到最大的計(jì)數(shù)值11111111的時(shí)間內(nèi)，憶阻器R_m的憶阻值增大量相對(duì)較小。因此，當(dāng)參考電壓V_ref接入到電路進(jìn)行第二次計(jì)數(shù)時(shí)，憶阻器R_m的憶阻值恢復(fù)到原來(lái)的憶阻值需要的時(shí)間相對(duì)較短，即計(jì)數(shù)器的第二次計(jì)數(shù)值P較小。相反的，如果待轉(zhuǎn)換電壓+V_i的電壓較大時(shí)，由于第一次計(jì)數(shù)過程的時(shí)間是固定的，即計(jì)數(shù)器4從0增大到最大的計(jì)數(shù)值11111111。如果+V_i較大，則憶阻器的憶阻值增大量較大。因此，在參考電壓V_ref接入到電路進(jìn)行第二次計(jì)數(shù)時(shí)，恢復(fù)到原來(lái)憶阻值的時(shí)間相對(duì)較長(zhǎng)，即計(jì)數(shù)器4的第二次計(jì)數(shù)值P相對(duì)較大。因此，計(jì)數(shù)器第二次的計(jì)數(shù)值P反映出待轉(zhuǎn)換電壓+V_i的大小。

待轉(zhuǎn)換電壓+V_i與參考電壓-V_ref的關(guān)系如下：這里的P代表計(jì)數(shù)器4在第二次停止計(jì)數(shù)時(shí)的計(jì)數(shù)值。這里的V_i和V_ref被當(dāng)做標(biāo)量進(jìn)行計(jì)算，計(jì)算時(shí)不考慮電壓的正負(fù)。待轉(zhuǎn)換電壓+V_i的具體電壓值可以由下式給出：AD轉(zhuǎn)換中第二次計(jì)數(shù)停止后，計(jì)數(shù)器4的計(jì)數(shù)值被數(shù)字電路讀取，按照等式(4)在數(shù)字電路中計(jì)算待轉(zhuǎn)換電壓+V_i的具體電壓值。同時(shí)，脈沖信號(hào)M₁輸出一個(gè)脈沖信號(hào)，將計(jì)數(shù)器4的計(jì)數(shù)值清零，同時(shí)，選擇開關(guān)S₁連接到待轉(zhuǎn)換電壓+V_i，進(jìn)行下一次AD轉(zhuǎn)換。在一次AD轉(zhuǎn)換的兩次計(jì)數(shù)過程中，憶阻器R_m的憶阻值增大和減小的量是相同的，因此，一次AD轉(zhuǎn)換結(jié)束之后，憶阻器R_m的憶阻值恢復(fù)到原來(lái)的大小R_m0。

在進(jìn)行AD轉(zhuǎn)換時(shí)，參考電壓-V_ref是一個(gè)標(biāo)準(zhǔn)的恒定的電壓值，同時(shí)，參考電壓-V_ref的標(biāo)量值必須大于待轉(zhuǎn)換電壓+V_i的平均電壓才能保證AD轉(zhuǎn)換的正確性。因?yàn)?，只有參考電?V_ref的標(biāo)量值大于待轉(zhuǎn)換電壓+V_i的平均電壓，第二次計(jì)數(shù)時(shí)的計(jì)數(shù)值P才是準(zhǔn)確的，否則，P將超過計(jì)數(shù)器可以計(jì)數(shù)的最大值，產(chǎn)生溢出，這樣就不能得到待轉(zhuǎn)換電壓+V_i的準(zhǔn)確值。

閾值電壓V_th的選取決定了憶阻值R_m0的大小，與閾值電壓V_th相匹配的憶阻器的憶阻值R_m0的由等式(5)給出，

當(dāng)所設(shè)計(jì)的AD轉(zhuǎn)換電路第一次運(yùn)行時(shí)，電路中的憶阻器的憶阻值是任意的，不會(huì)精確為R_m0。因此，需要一個(gè)輔助過程，即，通過多次無(wú)效的AD轉(zhuǎn)換，憶阻值會(huì)自動(dòng)的變化到R_m0。例如，當(dāng)?shù)谝淮芜\(yùn)行時(shí)，憶阻器的憶阻值很小。這樣，在進(jìn)行AD轉(zhuǎn)換時(shí)，第一次的計(jì)數(shù)過程，憶阻值增大一定的量。在第二次的計(jì)數(shù)過程開始時(shí)，反相放大器的輸出電壓直接就大于閾值電壓V_th，造成第二次計(jì)數(shù)過程沒有計(jì)數(shù)就直接停止。這樣的AD轉(zhuǎn)換是無(wú)效的轉(zhuǎn)換。經(jīng)過多次無(wú)效的AD轉(zhuǎn)換之后，憶阻器的憶阻值不斷的增大。直到憶阻器的憶阻值能夠正常運(yùn)行到R_m0。

相反的，如果在第一次運(yùn)行時(shí)，憶阻器的憶阻值很大，這樣，在進(jìn)行AD轉(zhuǎn)換時(shí)，第一次的計(jì)數(shù)過程，憶阻值增大一定的量。在第二次的計(jì)數(shù)過程中，反相放大器的輸出電壓會(huì)一直就小于閾值電壓V_th，直到計(jì)數(shù)器溢出。得到的轉(zhuǎn)換結(jié)果無(wú)效。由于參考電壓-V_ref的標(biāo)量值必須大于待轉(zhuǎn)換電壓+V_i的平均電壓，在這種狀態(tài)下，在第二次的計(jì)數(shù)過程中，憶阻器的憶阻值會(huì)減小量大于第一次的計(jì)數(shù)過程中憶阻值的增大量。這樣，在進(jìn)行一次AD轉(zhuǎn)換之后，總體上憶阻器的憶阻值在減小。經(jīng)過多次無(wú)效的AD轉(zhuǎn)換之后，憶阻器的憶阻值不斷減小。直到憶阻器的憶阻值能夠正常運(yùn)行到R_m0。

在進(jìn)行AD轉(zhuǎn)換的過程中，進(jìn)行第一次計(jì)數(shù)時(shí)，如果在待轉(zhuǎn)換電壓+V_i中混入了幅值對(duì)稱的周期性噪聲，則待轉(zhuǎn)換電壓+V_i的電壓值會(huì)發(fā)生一定的波動(dòng)。憶阻器的憶阻值的改變量是由通過憶阻器的總電荷量所決定的，因此，憶阻器的憶阻值的改變量取決于待待轉(zhuǎn)換電壓+V_i所作用時(shí)間內(nèi)的平均值。同時(shí)，由于在這段時(shí)間內(nèi)，噪聲的幅值對(duì)稱并且是周期性的時(shí)，因此，在這段時(shí)間內(nèi)，噪聲信號(hào)的平均值為零。加載噪聲信號(hào)的待轉(zhuǎn)換電壓+V_i與未加載噪聲信號(hào)的待轉(zhuǎn)換電壓+V_i的平均值是相等。因此，即使信號(hào)中混入了幅值對(duì)稱的周期性噪聲，得到的結(jié)果依然和沒有混入噪聲的信號(hào)相同，因此，所設(shè)計(jì)的AD轉(zhuǎn)換電路具有很強(qiáng)的抗干擾能力。

本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。