優(yōu)先權(quán)要求

本申請要求mayurgurunathanvekar等人、并且于2016年1月15日提交的題為“circuits，systems，andmethodsforsynchronizationofsamplingandsampleratesetting”的美國臨時(shí)專利申請序列號(hào)62/279,282的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

本公開一般涉及數(shù)據(jù)采樣技術(shù)，更具體地涉及同步多個(gè)采樣信道。

背景技術(shù)：

一些應(yīng)用需要由多個(gè)設(shè)備對(duì)相關(guān)模擬信號(hào)進(jìn)行采樣。通常，必須在設(shè)備之間同步采樣以使設(shè)備輸出的數(shù)據(jù)有用。例如，在聲納應(yīng)用中，發(fā)射或接收的聲波可以由多個(gè)設(shè)備采樣。為了計(jì)算來自采樣信號(hào)的飛行時(shí)間信息是準(zhǔn)確的，采樣必須同步。許多采樣應(yīng)用還需要設(shè)置采樣信號(hào)的特定輸出采樣率的能力，其可以與用于采樣的時(shí)鐘頻率不同和/或異步。

然而，當(dāng)嘗試在多個(gè)設(shè)備處同步采樣并且在這些設(shè)備處設(shè)置特定輸出采樣率時(shí)，會(huì)出現(xiàn)問題。嘗試同步向每個(gè)設(shè)備提供采樣時(shí)鐘信號(hào)可能招致顯著的板設(shè)計(jì)開銷，因?yàn)榈矫總€(gè)設(shè)備的時(shí)鐘信號(hào)路由必須仔細(xì)匹配。使用一個(gè)設(shè)備作為主設(shè)備并且將其時(shí)鐘提供給其他設(shè)備可以類似地需要仔細(xì)的時(shí)鐘信號(hào)路由到每個(gè)其他設(shè)備以及主設(shè)備和從設(shè)備之間的采樣邊緣的補(bǔ)償。

技術(shù)實(shí)現(xiàn)要素：

描述了用于使用單引腳接口來控制輸出數(shù)據(jù)速率的多個(gè)采樣電路之間同步的技術(shù)。該引腳上的信號(hào)的頻率或速率可以自動(dòng)確定并用于完成所需的輸出數(shù)據(jù)速率。還描述了用于使用單個(gè)引腳接口的技術(shù)，其可以允許采樣設(shè)備在可以生成數(shù)據(jù)選通的主模式中操作，或者在可以接收轉(zhuǎn)換開始信號(hào)的從模式中操作。還描述了用于使用單引腳接口來控制多信道設(shè)備中的各個(gè)信道的帶寬和吞吐量的技術(shù)。例如，使用本公開的各種技術(shù)，可以提供用于其他信道的整數(shù)倍速率控制，從而為不同信道提供變化的odr，這也可以控制感興趣的帶寬。

在一些示例中，本公開涉及一種用于同步多個(gè)采樣信道的系統(tǒng)。該系統(tǒng)包括被配置為接收表示odr的期望的odr信號(hào)的單輸出數(shù)據(jù)速率(odr)端子，被配置為接收期望的odr信號(hào)和第一時(shí)鐘信號(hào)并輸出與odr信號(hào)同步的第二時(shí)鐘信號(hào)的同步電路，以及輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率以及所述多個(gè)采樣信道中的至少一個(gè)的關(guān)系的數(shù)據(jù)信號(hào)。多個(gè)采樣通道中的至少一個(gè)包括采樣電路，其被配置為接收相應(yīng)的模擬輸入信號(hào)和第一時(shí)鐘信號(hào)，并且基于模擬輸入信號(hào)以基于第一時(shí)鐘信號(hào)的頻率的速率輸出采樣信號(hào)以及速率設(shè)置電路，被配置為接收數(shù)據(jù)信號(hào)和第二時(shí)鐘信號(hào)，并以輸出數(shù)據(jù)速率輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)。

在一些示例中，本公開涉及一種用于同步多個(gè)采樣信道的系統(tǒng)。該系統(tǒng)包括用于接收表示odr的期望的odr信號(hào)的裝置，用于接收期望的odr信號(hào)和第一時(shí)鐘信號(hào)的裝置，用于輸出與odr信號(hào)同步的第二時(shí)鐘信號(hào)并輸出表示odr的關(guān)系的數(shù)據(jù)信號(hào)的裝置到第一時(shí)鐘信號(hào)的頻率的裝置，用于接收相應(yīng)的模擬輸入信號(hào)和第一時(shí)鐘信號(hào)并且以基于第一時(shí)鐘信號(hào)的頻率的速率基于模擬輸入信號(hào)輸出采樣信號(hào)的裝置，以及用于接收所述數(shù)據(jù)信號(hào)和所述第二時(shí)鐘信號(hào)，并以所述輸出數(shù)據(jù)速率輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)。

在一些示例中，本公開涉及一種用于同步多個(gè)采樣信道的方法。該方法包括經(jīng)由單輸出數(shù)據(jù)速率(odr)端子接收表示odr的期望的odr信號(hào)，經(jīng)由同步電路接收期望的odr信號(hào)和第一時(shí)鐘信號(hào)，經(jīng)由同步電路輸出第二時(shí)鐘信號(hào)，其與所述odr信號(hào)同步，并且輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系的數(shù)據(jù)信號(hào)；通過采樣電路接收相應(yīng)的模擬輸入信號(hào)和所述第一時(shí)鐘信號(hào)；以及輸出基于采樣的信號(hào)以基于所述第一時(shí)鐘信號(hào)的頻率的速率對(duì)所述模擬輸入信號(hào)進(jìn)行濾波，以及經(jīng)由速率設(shè)置電路接收所述數(shù)據(jù)信號(hào)和所述第二時(shí)鐘信號(hào)，并且在所述輸出端處輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)數(shù)據(jù)速率。

該概述旨在提供本專利申請的主題的概述。其并不旨在提供本發(fā)明的排他性或窮盡性解釋。包括詳細(xì)描述以提供關(guān)于本專利申請的進(jìn)一步信息。

附圖說明

在不一定按比例繪制的附圖中，相同的附圖標(biāo)記可以在不同的視圖中描述相似的部件。具有不同字母后綴的相同數(shù)字可表示類似組件的不同實(shí)例。附圖通過示例而非限制的方式總體示出了本文獻(xiàn)中討論的各種實(shí)施例。

圖1描繪了提供采樣和采樣率設(shè)置的改進(jìn)同步的采樣設(shè)備的實(shí)施例。

圖2描繪了采樣電路的實(shí)施例，其中采樣電路包括具有σ-δ調(diào)制器和抽取濾波器的σ-δadc。

圖3描繪速率設(shè)置電路的實(shí)施例，其中速率包括具有sinc濾波器和有限脈沖響應(yīng)或無限脈沖響應(yīng)濾波器的抽取電路。

圖4描繪了同步電路的實(shí)施例。

圖5描繪了采樣和速率設(shè)置系統(tǒng)的實(shí)施例。

圖6描繪經(jīng)配置以提供主模式操作和從模式操作的取樣裝置的實(shí)施例。

圖7描繪了具有多個(gè)采樣通道的采樣裝置的另一個(gè)實(shí)施例。

圖8描繪了具有多個(gè)采樣通道的采樣裝置的另一個(gè)實(shí)施例。

具體實(shí)施方式

如上所述，當(dāng)嘗試在多個(gè)設(shè)備處同步采樣并且在這些設(shè)備處設(shè)置特定輸出采樣率時(shí)，可能出現(xiàn)問題。嘗試同步向每個(gè)設(shè)備提供采樣時(shí)鐘信號(hào)可能招致顯著的板設(shè)計(jì)開銷，因?yàn)榈矫總€(gè)設(shè)備的時(shí)鐘信號(hào)路由必須仔細(xì)匹配。因此，需要用于在多個(gè)設(shè)備處同步采樣和采樣率設(shè)置而不招致伴隨的復(fù)雜設(shè)備間板設(shè)計(jì)的開銷的電路，系統(tǒng)和方法。

本發(fā)明描述用于使用單引腳接口來控制輸出數(shù)據(jù)速率的多個(gè)采樣電路之間的同步的技術(shù)。使用下面描述的各種技術(shù)，可以自動(dòng)確定該管腳上的信號(hào)的頻率或速率，并用于實(shí)現(xiàn)所需的輸出數(shù)據(jù)速率。

還描述了用于使用單引腳接口的技術(shù)，其可以允許采樣裝置在主模式(例如，作為σ-δ模數(shù)轉(zhuǎn)換器(adc))中操作，其可以生成數(shù)據(jù)選通，或者在從模式下，例如作為逐次逼近寄存器(sar)adc，其可以接收轉(zhuǎn)換開始信號(hào)。

還描述了用于使用單引腳接口來控制多信道設(shè)備中的各個(gè)信道的帶寬和吞吐量的技術(shù)。例如，使用本公開的各種技術(shù)，可以提供其他信道的整數(shù)倍速率控制，例如輸出數(shù)據(jù)速率(odr)/2，(odr)/4等，從而為不同的信道提供變化的odr，也可以控制感興趣的帶寬。

圖1描繪了提供采樣和采樣率設(shè)置的改進(jìn)同步的采樣設(shè)備10的實(shí)施例。采樣裝置10可以包括采樣電路12，同步電路14和速率設(shè)置電路16。

采樣電路12可以接收模擬輸入信號(hào)vin和時(shí)鐘信號(hào)clk，并且基于模擬輸入信號(hào)vin以基于時(shí)鐘信號(hào)的頻率的速率輸出采樣信號(hào)x。采樣電路12可以是作為模數(shù)轉(zhuǎn)換，數(shù)據(jù)調(diào)制等的一部分執(zhí)行采樣的電路。例如，采樣電路12可以是模數(shù)轉(zhuǎn)換器(adc)，其接收模擬輸入信號(hào)vin，并且以某一采樣率采樣并將模擬輸入信號(hào)轉(zhuǎn)換為相應(yīng)的數(shù)字信號(hào)dout作為采樣信號(hào)。在另一個(gè)實(shí)施例中，采樣電路12可以是調(diào)制器電路，例如σ-δ調(diào)制器，其接收模擬輸入信號(hào)vin，并對(duì)模擬輸入信號(hào)進(jìn)行采樣和調(diào)制，以產(chǎn)生具有特定調(diào)制速率的相應(yīng)調(diào)制信號(hào)作為采樣信號(hào)。

如上所述，當(dāng)在系統(tǒng)中使用多個(gè)設(shè)備以在相同點(diǎn)處采樣數(shù)據(jù)并且流化數(shù)字化數(shù)據(jù)時(shí)，應(yīng)當(dāng)同步設(shè)備，以便為每個(gè)設(shè)備和接收的數(shù)據(jù)定義公共起始點(diǎn)。然而，在這種情況下，對(duì)在其自己的系統(tǒng)時(shí)鐘下操作的不同設(shè)備進(jìn)行同步可能是一個(gè)挑戰(zhàn)。

本發(fā)明描述用于使用單引腳接口來控制輸出數(shù)據(jù)速率的多個(gè)采樣電路之間的同步的技術(shù)。使用下面描述的各種技術(shù)，可以自動(dòng)確定該管腳上的信號(hào)的頻率或速率，并用于實(shí)現(xiàn)所需的輸出數(shù)據(jù)速率。

有利地，可以使用這些技術(shù)來簡化板路由。板路由對(duì)于較慢的信號(hào)更容易。由于odr通常低于采樣時(shí)鐘的速率，這些技術(shù)可以幫助電路板布線。

根據(jù)本公開，同步電路14可以包括單引腳接口，即單個(gè)odr端子17，以控制輸出數(shù)據(jù)速率。單個(gè)odr端子17上的信號(hào)的頻率或速率可以確定所需的輸出數(shù)據(jù)速率。例如，頻率檢測器(例如，數(shù)字鎖相環(huán)和比率計(jì)算器)可以根據(jù)odr終端17上的輸入信號(hào)自動(dòng)確定期望的輸出數(shù)據(jù)速率。在一些示例實(shí)現(xiàn)中，一旦確定了輸出數(shù)據(jù)速率，整數(shù)或分?jǐn)?shù)抽取鏈可以執(zhí)行速率轉(zhuǎn)換。

單個(gè)odr端子17被配置為接收表示odr的期望的odr信號(hào)。同步電路14可以接收時(shí)鐘信號(hào)clk和期望的odr信號(hào)，并且提供第二同步時(shí)鐘信號(hào)clk2和指示odr與第一時(shí)鐘信號(hào)頻率clk的比率的數(shù)據(jù)信號(hào)rd。換句話說，同步電路14被配置為接收期望的odr信號(hào)和第一時(shí)鐘信號(hào)clk，輸出與odr信號(hào)同步的第二時(shí)鐘信號(hào)clk2，并且輸出表示odr與頻率的關(guān)系的數(shù)據(jù)信號(hào)rd的第一時(shí)鐘信號(hào)clk。在一些示例中，第一時(shí)鐘信號(hào)的頻率高于第二時(shí)鐘信號(hào)的頻率和odr的頻率。

在一些示例配置中，同步電路14可以包括數(shù)字鎖相環(huán)(pll)電路，(例如，圖4的數(shù)字pll電路26)和比率數(shù)據(jù)計(jì)算電路(例如，圖4的比率數(shù)據(jù)計(jì)算電路28)。接收的輸出數(shù)據(jù)速率可以采取期望的輸出數(shù)據(jù)速率的時(shí)鐘信號(hào)的形式。數(shù)字鎖相環(huán)電路可以接收輸出數(shù)據(jù)速率信號(hào)并且生成與輸出數(shù)據(jù)速率信號(hào)同步的時(shí)鐘信號(hào)clk2。因此，同步時(shí)鐘信號(hào)可以獨(dú)立于輸出數(shù)據(jù)速率信號(hào)中存在的任何抖動(dòng)。

使用數(shù)字鎖相環(huán)可以提供多個(gè)好處。例如，輸出數(shù)據(jù)速率引腳上的抖動(dòng)對(duì)性能幾乎沒有影響，從而放寬了電路板布線上的任何約束。此外，采樣時(shí)鐘上的抖動(dòng)對(duì)最終性能幾乎沒有影響。

比率數(shù)據(jù)計(jì)算電路可以接收期望的輸出數(shù)據(jù)速率和時(shí)鐘信號(hào)clk并計(jì)算比率數(shù)據(jù)rd。比率數(shù)據(jù)可以具有與速率設(shè)置電路16的實(shí)施例所需的數(shù)據(jù)相對(duì)應(yīng)的性質(zhì)。例如，比率數(shù)據(jù)可以包括設(shè)置輸出速率相對(duì)于所需的濾波器系數(shù)，采樣間位置參數(shù)等中的一個(gè)或多個(gè)到第一時(shí)鐘信號(hào)的速率，以實(shí)現(xiàn)諸如內(nèi)插，抽取等的輸出數(shù)據(jù)速率設(shè)置操作。

速率設(shè)置電路16可以接收采樣信號(hào)x，第二時(shí)鐘信號(hào)clk2和表示odr與第一時(shí)鐘信號(hào)的頻率(例如比率數(shù)據(jù)rd)的關(guān)系的數(shù)據(jù)信號(hào)，并且提供數(shù)字輸出dout輸出數(shù)據(jù)速率。在一些實(shí)施例中，采樣電路12和速率設(shè)置電路16可以一起分別是模數(shù)轉(zhuǎn)換信號(hào)鏈中的組件，例如σ-δ調(diào)制器和抽取電路。在其他實(shí)施例中，采樣率設(shè)置電路16可以獨(dú)立于采樣電路12的操作來設(shè)置采樣率。例如，采樣率設(shè)置電路16可以是采樣率轉(zhuǎn)換器，其可以接收第一采樣處的第一數(shù)字信號(hào)并以第二采樣率提供第二數(shù)字信號(hào)。

圖2描繪了采樣電路12的實(shí)施例，其中采樣電路可以包括具有σ-δ調(diào)制器18和抽取濾波器20的σ-δadc。如上所述，在其他實(shí)施例中，采樣電路12可以包括σ-δ調(diào)制器18。在一些實(shí)施例中，σ-δadc和/或σ-δ調(diào)制器可以是過采樣σ-δadc和/或過采樣σ-δ調(diào)制器。采樣電路12還可以包括其他類型的adc，諸如逐次逼近(sar)adc，流水線adc，閃速adc等，或其他類型的調(diào)制器。

圖3描繪速率設(shè)置電路16的實(shí)施例，其中速率設(shè)置電路可以包括具有一個(gè)或多個(gè)濾波器的抽取電路，例如sinc濾波器22和有限脈沖響應(yīng)(fir)或無限脈沖響應(yīng)(iir)濾波器24。在一些實(shí)施例中，采樣電路12和速率設(shè)置電路16可以一起形成σ-δadc，如圖2所示，其中采樣電路12包括σ-δ調(diào)制器18，并且速率設(shè)置電路16包括抽取濾波器20。

圖4描繪了同步電路14的實(shí)施例。如上所述，同步電路14可以包括數(shù)字鎖相環(huán)電路26和比率數(shù)據(jù)計(jì)算電路28。通常，數(shù)字鎖相環(huán)電路26和比率數(shù)據(jù)計(jì)算電路28負(fù)責(zé)確定抽取比率并將該比率提供給抽取鏈，例如圖3的速率設(shè)置電路16。

圖1的采樣裝置10可以提供在多個(gè)采樣信道之間的采樣和采樣率設(shè)置的改善的同步，如下面關(guān)于圖5所描述的。

圖5描繪了用于同步多個(gè)采樣信道的采樣和速率設(shè)置系統(tǒng)30的實(shí)施例。系統(tǒng)30可以包括多個(gè)采樣通道中的至少一個(gè)，例如圖1的多個(gè)采樣裝置10中的至少一個(gè)。圖1中示出為圖1中的采樣裝置10a-10n。5(統(tǒng)稱為“采樣裝置10”)。

每個(gè)采樣裝置10a-10n可以接收相應(yīng)的模擬輸入信號(hào)vin1-vinn，時(shí)鐘信號(hào)和輸出數(shù)據(jù)速率信號(hào)，并提供相應(yīng)的數(shù)字輸出信號(hào)dout1-doutn。采樣和速率設(shè)置系統(tǒng)30可以通過消除對(duì)包含系統(tǒng)的板的復(fù)雜和精確的時(shí)鐘信號(hào)路由的需要來提供改進(jìn)的同步，因?yàn)椴蓸釉O(shè)備10可以各自提供同步的數(shù)字輸出和根據(jù)odr設(shè)置的速率信號(hào)。在其他實(shí)施例中，采樣裝置10可以各自接收不同的模擬輸入信號(hào)和/或不同的輸出數(shù)據(jù)速率信號(hào)。

在一些示例配置中，多個(gè)采樣通道，例如多個(gè)采樣裝置10a-10n，位于多個(gè)采樣裝置中。在一些示例配置中，多個(gè)采樣裝置位于同一電路板上。如上所述，采樣電路12可以包括σ-δadc以及其他類型的adc，諸如逐次逼近(sar)adc，流水線adc，閃速adc等，或其他類型的調(diào)制器。saradc接口可以直接向模擬采樣電路提供“轉(zhuǎn)換開始”信號(hào)的原理工作。在saradc中，可以以轉(zhuǎn)換開始速率直接對(duì)輸入數(shù)據(jù)進(jìn)行采樣，并使用更快的數(shù)據(jù)時(shí)鐘。然后可以以與轉(zhuǎn)換開始信號(hào)相同的速率發(fā)送后處理的數(shù)據(jù)。器件工作在從模式，并在請求時(shí)響應(yīng)轉(zhuǎn)換開始。

在σ-δadc中，輸入可以被過采樣，并且與saradc不同，輸入信號(hào)不以奈奎斯特速率采樣，而是通常以大的過采樣比采樣。在σ-δadc接口中，可通過寄存器寫操作設(shè)置輸出數(shù)據(jù)速率，器件可以與請求的速率一起生成輸出選通信號(hào)。σ-δadc器件充當(dāng)主器件，其中與作為從器件操作的saradc器件相比，數(shù)據(jù)選通器件由器件產(chǎn)生。

本發(fā)明描述用于使用單個(gè)引腳接口的技術(shù)，所述單個(gè)引腳接口可允許取樣裝置以主模式(例如，作為σ-δadc)操作，其可產(chǎn)生數(shù)據(jù)選通，或者處于從模式，例如作為逐次逼近寄存器(sar)adc，可以接收轉(zhuǎn)換啟動(dòng)信號(hào)。使用這些技術(shù)，例如，saradc接口和σ-δadc接口可以組合成單個(gè)接口。在圖2中描繪了示例實(shí)現(xiàn)。6并如下所述。

圖6描繪經(jīng)配置以提供主模式操作和從模式操作的取樣裝置的實(shí)施例。采樣裝置40可以包括采樣電路12，同步電路42，速率設(shè)置電路16和主/從控制電路44。采樣電路12和速率設(shè)置電路16可以被配置為如上所述地操作到圖1的實(shí)施例。同步電路42可以包括類似于圖4的同步電路14的組件。

同步電路42可以被配置為在主模式或從模式中操作。同步電路42可以包括單個(gè)雙向odr端子17，其被配置為當(dāng)在從模式下操作時(shí)接收表示odr的期望的odr信號(hào)，并且當(dāng)在主模式下操作時(shí)輸出時(shí)鐘信號(hào)。

當(dāng)單引腳接口(例如，單引腳odr端子17)用作輸入時(shí)，可以實(shí)現(xiàn)從模式。當(dāng)被提供給系統(tǒng)時(shí)，可以將轉(zhuǎn)換開始信號(hào)和期望的odr信號(hào)輸入到同步電路42，其可以確定所需的速率轉(zhuǎn)換。通常，速率轉(zhuǎn)換可以使得輸出速率可以小于輸入采樣數(shù)據(jù)速率。

當(dāng)需要主模式操作時(shí)，用戶可以例如經(jīng)由可用的寄存器接口(未示出)直接輸入期望的odr或抽取。使用抽取輸入，同步電路42可以在單引腳接口17上，例如在雙向單引腳odr端子17上以所請求的速率生成和輸出時(shí)鐘信號(hào)或選通。

同步電路42可以包括數(shù)字鎖相環(huán)電路和比率數(shù)據(jù)計(jì)算電路，例如，如圖1所示。在從模式中，同步電路42可以如上文關(guān)于圖4的實(shí)施例所討論的那樣操作。

主/從電路44可以接收指示作為主設(shè)備或從設(shè)備的采樣設(shè)備40的期望操作模式的主/從數(shù)據(jù)信號(hào)ms，并且生成控制數(shù)據(jù)信號(hào)ctl并將其輸出到同步電路42在所需的操作模式。如果所接收的主/從數(shù)據(jù)信號(hào)ms指示采樣設(shè)備40應(yīng)當(dāng)以從模式操作，則控制數(shù)據(jù)信號(hào)ctl可以將同步電路42配置為作為從設(shè)備操作，如上面關(guān)于圖1的實(shí)施例所討論的，并且在單個(gè)odr端子17上接收期望的odr信號(hào)。

如果主/從數(shù)據(jù)信號(hào)ms指示采樣設(shè)備40應(yīng)當(dāng)在主模式下操作，則控制信號(hào)ctl可以將同步電路42配置為作為主設(shè)備操作。在一些示例中，由主/從電路44接收的主/從電路可以存儲(chǔ)在寄存器(未示出)中的主/從數(shù)據(jù)信號(hào)ms可以包括期望的odr或抽取，并且控制數(shù)據(jù)信號(hào)ctl可以向同步電路42指示期望的odr或抽取。

在主模式中，同步電路42可以接收指示期望的odr的控制數(shù)據(jù)信號(hào)ctl，并且如上面關(guān)于圖1所述的那樣將第二時(shí)鐘信號(hào)clk2和比率數(shù)據(jù)rd提供給速率設(shè)置電路16。另外，當(dāng)在主模式下操作時(shí)，同步電路42還可以經(jīng)由單個(gè)odr端子17輸出第二時(shí)鐘信號(hào)clk2。

數(shù)字鎖相環(huán)電路可以使用指示期望的odr的控制數(shù)據(jù)信號(hào)ctl來產(chǎn)生第二時(shí)鐘信號(hào)clk2。如上所述，當(dāng)在從模式下操作時(shí)，信號(hào)odr端子17可以接收期望的odr信號(hào)。

采樣裝置40還可以可選地包括數(shù)據(jù)串行器電路46。數(shù)據(jù)串行器電路46可以從速率設(shè)置電路16接收數(shù)據(jù)輸出dout，并且基于數(shù)據(jù)輸出dout提供串行化數(shù)據(jù)信號(hào)ds，并提供串行化數(shù)據(jù)時(shí)鐘信號(hào)sclk。

在一些實(shí)施例中，采樣電路12可以實(shí)現(xiàn)為模擬電路，而同步電路42，速率設(shè)置電路16，主/從電路44和數(shù)據(jù)串行器電路46可以實(shí)現(xiàn)為一個(gè)或多個(gè)數(shù)字電路。

返回圖5，在一些實(shí)施例中，采樣系統(tǒng)30的多個(gè)采樣裝置10中的一個(gè)或多個(gè)可以類似于圖6的采樣裝置40，而其余的采樣裝置可以類似于根據(jù)圖1的采樣裝置10。在這樣的實(shí)施例中，圖5的采樣裝置10中的至少一個(gè)可以在主模式下操作以在輸出數(shù)據(jù)速率終端17上生成odr信號(hào)，并且其余設(shè)備可以如上面關(guān)于圖1所討論的那樣操作或在從模式中以在輸出數(shù)據(jù)速率終端17上接收期望的odr信號(hào)。

在一些示例實(shí)現(xiàn)中，單個(gè)采樣設(shè)備還可以包括多個(gè)采樣通道，如圖7所示。例如，圖7可以允許使用單引腳接口的多通道器件中的單個(gè)通道的帶寬和吞吐量控制。例如，使用本公開的各種技術(shù)，可以提供其他采樣通道的整數(shù)倍速率控制，例如輸出數(shù)據(jù)速率(odr)/2，(odr)/4等，從而為不同的信道提供變化的odr，這也可以控制感興趣的帶寬。輸出帶寬通常是odr的倍數(shù)“x”，例如0.4×odr等。利用這樣的配置，當(dāng)較低輸入頻率音調(diào)正在被輸入時(shí)，信噪比(snr)可以隨著odr的減小而改善提供在相鄰?fù)ǖ乐小?/p>

圖7描繪了具有多個(gè)采樣通道的采樣設(shè)備的另一實(shí)施例，具有基于圖1的采樣設(shè)備10的架構(gòu)。采樣裝置50可以包括多個(gè)采樣通道，示為采樣電路12a-12n(統(tǒng)稱為“采樣電路12”)。此外，采樣裝置50可以包括多個(gè)速率設(shè)置電路16a-16n(統(tǒng)稱為“速率設(shè)置電路16”)和同步電路14。

每個(gè)采樣電路12可以與相應(yīng)的速率設(shè)置電路16配對(duì)。例如，采樣電路12a可以與速率設(shè)置電路16a配對(duì)，采樣電路12b可以與速率設(shè)置電路16b配對(duì)，等等。采樣電路12和速率設(shè)置電路16的每個(gè)配對(duì)組合可以被配置為如上文關(guān)于圖1的實(shí)施例所討論的那樣操作。

同步電路14還可以被配置為如上文關(guān)于圖1的實(shí)施例所討論的那樣操作。除了其可以向每個(gè)速率設(shè)置電路16提供多個(gè)第二時(shí)鐘信號(hào)clk2a-clk2n和比率數(shù)據(jù)信號(hào)rd1-rdn中的相應(yīng)一個(gè)之外。例如，同步電路14可以提供第二時(shí)鐘信號(hào)clk2a和比率數(shù)據(jù)信號(hào)rd1到速率設(shè)置電路16a，第二時(shí)鐘信號(hào)clk2b和比率數(shù)據(jù)信號(hào)rd2到速率設(shè)置電路16b，等等。

在一些實(shí)施例中，同步電路14可以定制用于每個(gè)速率設(shè)置電路16的第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)，以使采樣設(shè)備50能夠以多個(gè)對(duì)應(yīng)的不同采樣率提供數(shù)字輸出dout。例如，同步電路14可以被配置為以輸出數(shù)據(jù)速率的不同倍數(shù)的預(yù)定組合向多個(gè)速率設(shè)置電路提供第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)。

在其他實(shí)施例中，同步電路14可以向速率設(shè)置電路16的第一子集或組提供相同的第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)，并且向速率設(shè)置電路16的第二子集或組提供不同的第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)。以使采樣裝置能夠以相同和不同采樣率的混合提供數(shù)字輸出。換句話說，多個(gè)第二時(shí)鐘信號(hào)可以包括至少第一和第二組第二時(shí)鐘信號(hào)，其中第一組第二時(shí)鐘信號(hào)具有與第二組第二時(shí)鐘信號(hào)不同的頻率，其中多個(gè)數(shù)據(jù)信號(hào)包括至少第一和第二組數(shù)據(jù)信號(hào)，例如比率數(shù)據(jù)，并且其中第一組數(shù)據(jù)信號(hào)不同于第二組數(shù)據(jù)信號(hào)。

圖8描繪了具有多個(gè)采樣通道的采樣設(shè)備的另一實(shí)施例，具有基于圖1的采樣設(shè)備的架構(gòu)。采樣裝置60可以包括多個(gè)采樣電路12a-12n，多個(gè)速率設(shè)置電路16a-16n，同步電路14和主/從控制電路44。

每個(gè)采樣電路12可以與相應(yīng)的速率設(shè)置電路16配對(duì)。例如，采樣電路12a可以與速率設(shè)置電路16a配對(duì)，采樣電路12b可以與速率設(shè)置電路16b配對(duì)，等等。采樣電路12和速率設(shè)置電路16的每個(gè)配對(duì)組合可以被配置為如上文關(guān)于圖6的實(shí)施例所討論的那樣操作。

同步電路14還可以被配置為如上文關(guān)于圖6的實(shí)施例所討論的那樣操作。除了其可以向每個(gè)速率設(shè)置電路16提供多個(gè)第二時(shí)鐘信號(hào)clk2a-clk2n和比率數(shù)據(jù)信號(hào)rd1-rdn中的相應(yīng)一個(gè)之外。例如，同步電路14可以提供第二時(shí)鐘信號(hào)clk2a和比率數(shù)據(jù)信號(hào)rd1到速率設(shè)置電路16a，第二時(shí)鐘信號(hào)clk2b和比率數(shù)據(jù)信號(hào)rd2到速率設(shè)置電路16b，等等。

在一些實(shí)施例中，同步電路14可以定制用于每個(gè)速率設(shè)置電路16的第二時(shí)鐘信號(hào)clk2a-clk2n和比率數(shù)據(jù)信號(hào)rd1-rdn，以使采樣裝置60能夠以多個(gè)相應(yīng)的不同采樣率提供數(shù)字輸出dout。例如，同步電路14可以接收可以為不同信道提供變化的odr的odr乘法器信號(hào)，其還可以控制感興趣的帶寬。odr乘法器信號(hào)可以允許其他采樣通道的整數(shù)倍速率控制，例如，輸出數(shù)據(jù)速率(odr)/2，(odr)/4等。如上所述，主/從控制數(shù)據(jù)信號(hào)ctl可以指示主控或從模式。

在其他實(shí)施例中，同步電路14可以向速率設(shè)置電路16的第一子集或組提供相同的第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)，并且向速率設(shè)置電路16的第二子集或組提供不同的第二時(shí)鐘信號(hào)和比率數(shù)據(jù)信號(hào)以使采樣裝置能夠以相同和不同采樣率的混合提供數(shù)字輸出。換句話說，多個(gè)第二時(shí)鐘信號(hào)可以包括至少第一和第二組第二時(shí)鐘信號(hào)，其中第一組第二時(shí)鐘信號(hào)具有與第二組第二時(shí)鐘信號(hào)不同的頻率，其中多個(gè)數(shù)據(jù)信號(hào)包括至少第一和第二組數(shù)據(jù)信號(hào)，例如比率數(shù)據(jù)，并且其中第一組數(shù)據(jù)信號(hào)不同于第二組數(shù)據(jù)信號(hào)。

存在對(duì)應(yīng)的操作方法和非暫時(shí)性存儲(chǔ)介質(zhì)。還存在另外的實(shí)施例。本文所述的任何實(shí)施例的任何特征可以可選地用于任何其它實(shí)施例中。此外，實(shí)施例可以可選地包括本文討論的部件或特征的任何子集。

各種解釋

方面1包括用于同步多個(gè)采樣通道的主題(諸如設(shè)備，系統(tǒng)，電路，裝置或機(jī)器)，主題包括：單輸出數(shù)據(jù)速率(odr)端子，被配置為接收期望的表示odr的odr信號(hào)；同步電路，被配置為接收所述期望的odr信號(hào)和第一時(shí)鐘信號(hào)，并輸出與所述odr信號(hào)同步的第二時(shí)鐘信號(hào)，并輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系的數(shù)據(jù)信號(hào)；以及所述多個(gè)采樣通道中的至少一個(gè)，所述多個(gè)采樣通道中的所述至少一個(gè)包括：采樣電路，被配置為接收相應(yīng)的模擬輸入信號(hào)和所述第一時(shí)鐘信號(hào)，并且基于所述模擬輸入信號(hào)輸出采樣信號(hào)以基于所述第一時(shí)鐘信號(hào)的頻率的速率；以及速率設(shè)置電路，其被配置為接收所述數(shù)據(jù)信號(hào)和所述第二時(shí)鐘信號(hào)，并以所述輸出數(shù)據(jù)速率輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)。

在方面2中，方面1的主題可以可選地包括，其中，所述多個(gè)采樣通道位于多個(gè)采樣裝置中。

在方面3中，方面1的主題可以可選地包括，其中多個(gè)采樣裝置位于同一電路板上。

在方面4中，方面1-3中的一個(gè)或多個(gè)方面的主題可以可選地包括：主/從控制電路，被配置為接收表示期望操作模式的相應(yīng)主/從輸入信號(hào)，并且生成控制數(shù)據(jù)信號(hào)到同步電路，其中，在主模式中，所述同步電路被配置為在所述單個(gè)odr端子上輸出與所述期望的odr信號(hào)同步的所述第二時(shí)鐘信號(hào)，并且其中，在從模式下，所述至少一個(gè)一個(gè)采樣設(shè)備被配置為在單個(gè)odr終端上接收期望的odr信號(hào)。

在方面5中，方面1-4中的一個(gè)或多個(gè)方面的主題可以可選地包括：數(shù)據(jù)串行化器電路，被配置為接收由速率設(shè)置電路輸出的數(shù)字信號(hào)，并且基于數(shù)字信號(hào)生成串行化數(shù)據(jù)，并且生成串行化數(shù)據(jù)時(shí)鐘信號(hào)。

在方面6中，方面1-5中的一個(gè)或多個(gè)方面的主題可以可選地包括多個(gè)采樣通道，其中同步電路被配置為輸出與期望的odr信號(hào)同步的第二時(shí)鐘信號(hào)，并輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系被配置為：輸出與所述期望的odr信號(hào)同步的多個(gè)第二時(shí)鐘信號(hào)，并輸出多個(gè)數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr為第一時(shí)鐘信號(hào)的頻率；其中所述多個(gè)速率設(shè)置電路中的每一個(gè)被配置為：接收所述多個(gè)第二時(shí)鐘信號(hào)中的相應(yīng)一個(gè)和所述多個(gè)數(shù)據(jù)信號(hào)中的相應(yīng)一個(gè)，并且分別在相應(yīng)的模擬輸入信號(hào)上輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)，輸出數(shù)據(jù)速率。

在方面7中，方面6的主題可以可選地包括，其中多個(gè)第二時(shí)鐘信號(hào)包括至少第一和第二組第二時(shí)鐘信號(hào)，其中第一組第二時(shí)鐘信號(hào)具有與第二組第二時(shí)鐘信號(hào)，其中所述多個(gè)數(shù)據(jù)信號(hào)包括至少第一和第二組數(shù)據(jù)信號(hào)，并且其中所述第一組數(shù)據(jù)信號(hào)不同于所述第二組數(shù)據(jù)信號(hào)。

在方面8中，方面6的主題可以可選地包括，其中多個(gè)采樣裝置中的至少一個(gè)包括：主/從控制電路，被配置為接收表示期望操作模式的相應(yīng)主/從輸入信號(hào)，以及基于所述期望的操作模式來產(chǎn)生到所述同步電路的控制數(shù)據(jù)信號(hào)，其中所述期望的odr信號(hào)包括表示所述多個(gè)采樣信道中的每一個(gè)的odr的倍數(shù)的數(shù)據(jù)，其中所述同步電路被配置為輸出多個(gè)第二時(shí)鐘與所述期望的odr信號(hào)同步的信號(hào)并且輸出多個(gè)數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系，被配置為：基于所述控制數(shù)據(jù)信號(hào)，輸出多個(gè)第二時(shí)鐘信號(hào)，與所述期望的odr信號(hào)同步，并且輸出多個(gè)數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系。

在方面9中，方面1-8中的一個(gè)或多個(gè)方面的主題可以可選地包括：其中所述同步電路包括：數(shù)字鎖相環(huán)電路，被配置為接收所述期望的odr信號(hào)并輸出所述第二時(shí)鐘信號(hào)；以及數(shù)據(jù)計(jì)算電路，被配置為接收第一時(shí)鐘信號(hào)并輸出數(shù)據(jù)信號(hào)。

在方面10中，方面1-9中的一個(gè)或多個(gè)方面的主題可以可選地包括，其中采樣電路包括：具有σ-δ調(diào)制器電路和抽取濾波器電路的σ-δ模數(shù)轉(zhuǎn)換器。

在方面11中，方面1-10中的一個(gè)或多個(gè)方面的主題可以可選地包括，其中采樣電路包括：逐次逼近寄存器(sar)模數(shù)轉(zhuǎn)換器。

在方面12中，方面1-11中的一個(gè)或多個(gè)方面的主題可以可選地包括，其中速率設(shè)置電路包括：包括濾波器的抽取電路。

在方面13中，方面1-12中的一個(gè)或多個(gè)的主題可以可選地包括，其中第一時(shí)鐘信號(hào)的頻率高于第二時(shí)鐘信號(hào)的頻率和odr的頻率。

在方面14中，方面1-13中的一個(gè)或多個(gè)方面的主題可以可選地包括，其中表示odr與第一時(shí)鐘信號(hào)的頻率的關(guān)系的數(shù)據(jù)信號(hào)是比數(shù)據(jù)信號(hào)，其表示odr與第一時(shí)鐘信號(hào)的頻率。

方面15包括用于使多個(gè)采樣通道同步的主題(例如，用于執(zhí)行動(dòng)作的方法，用于執(zhí)行動(dòng)作的裝置，包括當(dāng)由機(jī)器執(zhí)行時(shí)使機(jī)器執(zhí)行動(dòng)作的指令的機(jī)器可讀介質(zhì)，或者被配置為執(zhí)行的裝置)，主題，包括：經(jīng)由單輸出數(shù)據(jù)速率(odr)終端接收表示odr的期望odr信號(hào)；經(jīng)由同步電路接收所述期望的odr信號(hào)和第一時(shí)鐘信號(hào)；經(jīng)由所述同步電路輸出與所述odr信號(hào)同步的第二時(shí)鐘信號(hào)，并輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系的數(shù)據(jù)信號(hào)；經(jīng)由采樣電路接收相應(yīng)的模擬輸入信號(hào)和所述第一時(shí)鐘信號(hào)，并且基于所述模擬輸入信號(hào)以基于所述第一時(shí)鐘信號(hào)的頻率的速率輸出采樣信號(hào)；以及經(jīng)由速率設(shè)置電路接收所述數(shù)據(jù)信號(hào)和所述第二時(shí)鐘信號(hào)，并且以所述輸出數(shù)據(jù)速率輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)。

在方面16中，方面15的主題可以可選地包括：經(jīng)由主/從控制電路接收表示期望操作模式的相應(yīng)主/從輸入信號(hào)，以及基于期望操作模式生成控制數(shù)據(jù)信號(hào)，當(dāng)處于主模式時(shí)，在單個(gè)odr端子上輸出與期望的odr信號(hào)同步的第二時(shí)鐘信號(hào)，并且當(dāng)處于從模式時(shí)，在單個(gè)odr端子上接收期望的odr信號(hào)。

在方面17中，方面16的主題可以可選地包括，經(jīng)由數(shù)據(jù)串行器電路接收所述數(shù)字信號(hào)輸出，并且基于所述數(shù)字信號(hào)生成串行化數(shù)據(jù)并生成串行化數(shù)據(jù)時(shí)鐘信號(hào)。

在方面18中，方面15的主題可以可選地包括，其中輸出與所述期望的odr信號(hào)同步的第二時(shí)鐘信號(hào)并且輸出表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系的數(shù)據(jù)信號(hào)包括：輸出與所述odr信號(hào)同步的多個(gè)第二時(shí)鐘信號(hào)，數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系；經(jīng)由所述多個(gè)速率設(shè)置電路中的每一個(gè)，接收所述多個(gè)第二時(shí)鐘信號(hào)中的相應(yīng)一個(gè)和所述多個(gè)數(shù)據(jù)信號(hào)中的相應(yīng)一個(gè)；以及以相應(yīng)的輸出數(shù)據(jù)速率輸出表示相應(yīng)模擬輸入信號(hào)的數(shù)字信號(hào)。

在方面19中，方面18的主題可以可選地包括，其中多個(gè)第二時(shí)鐘信號(hào)包括至少第一和第二組第二時(shí)鐘信號(hào)，其中第一組第二時(shí)鐘信號(hào)具有與第二組第二時(shí)鐘信號(hào)，其中所述多個(gè)數(shù)據(jù)信號(hào)包括至少第一和第二組數(shù)據(jù)信號(hào)，并且其中所述第一組數(shù)據(jù)信號(hào)不同于所述第二組數(shù)據(jù)信號(hào)。

在方面20中，方面18的主題可以可選地包括，經(jīng)由主/從控制電路接收表示期望操作模式的相應(yīng)主/從輸入信號(hào)，以及基于所述期望操作模式生成控制數(shù)據(jù)信號(hào)，其中所述期望odr信號(hào)包括表示期望odr的倍數(shù)的數(shù)據(jù)信號(hào)，用于所述多個(gè)采樣信道中的每一個(gè)；其中輸出與所述期望的odr信號(hào)同步的多個(gè)第二時(shí)鐘信號(hào)并輸出多個(gè)數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系，包括：控制數(shù)據(jù)信號(hào)，與所述期望的odr信號(hào)同步的多個(gè)第二時(shí)鐘信號(hào)，并且輸出多個(gè)數(shù)據(jù)信號(hào)，所述多個(gè)數(shù)據(jù)信號(hào)中的每一個(gè)表示所述odr與所述第一時(shí)鐘信號(hào)的頻率的關(guān)系。

上述詳細(xì)描述包括對(duì)形成詳細(xì)描述的一部分的附圖的參考。附圖通過說明示出了可以實(shí)施本發(fā)明的具體實(shí)施例。這些實(shí)施例在本文中也被稱為“方面”。這些方面可以包括除了所示或所描述的那些之外的元件。然而，本發(fā)明人還考慮了其中僅提供所示或描述的那些元件的示例。此外，本發(fā)明人還考慮使用關(guān)于特定方面(或其一個(gè)或多個(gè)方面)或相對(duì)于其它方面(或其一個(gè)或多個(gè)方面)使用所示或描述的那些元件(或其一個(gè)或多個(gè)方面)的任何組合或排列的方面(或其一個(gè)或多個(gè)方面)。

如果本文檔與通過引用并入本文的任何文檔之間的用法不一致，則本文檔中的用法將受到控制。

在本文中，如在專利文獻(xiàn)中常見的，使用術(shù)語“一個(gè)”或“一個(gè)”以包括一個(gè)或多于一個(gè)，獨(dú)立于“至少一個(gè)”或“一個(gè)或多個(gè)”的任何其它實(shí)例或用法。在本文中，術(shù)語“或”用于指非排他性的，或者使得“a或b”包括“a但不是b”，“b但不是a”和“a和b”，除非另有說明表示。在本文中，術(shù)語“包括”和“其中”用作相應(yīng)術(shù)語“包括”和“其中”的簡單英語等價(jià)物。另外，在所附權(quán)利要求中，術(shù)語“包括”是開放式的，即，包括除了在權(quán)利要求中的這樣的術(shù)語之后列出的元件之外的元件的系統(tǒng)，裝置，物品，組成，配方或過程仍被認(rèn)為落在該權(quán)利要求的范圍內(nèi)。此外，在所附權(quán)利要求中，術(shù)語“第一”，“第二”和“第三”等僅用作標(biāo)記，并且不旨在對(duì)其對(duì)象強(qiáng)加數(shù)字要求。

本文描述的方法示例可以是至少部分地機(jī)器或計(jì)算機(jī)實(shí)現(xiàn)的。一些示例可以包括用指令編碼的計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，所述指令可操作以將電子設(shè)備配置為執(zhí)行如上述示例中所描述的方法。這樣的方法的實(shí)現(xiàn)可以包括代碼，諸如微代碼，匯編語言代碼，更高級(jí)語言代碼等。這樣的代碼可以包括用于執(zhí)行各種方法的計(jì)算機(jī)可讀指令。代碼可以形成計(jì)算機(jī)程序產(chǎn)品的部分。此外，在示例中，代碼可以例如在執(zhí)行期間或在其他時(shí)間有形地存儲(chǔ)在一個(gè)或多個(gè)易失性，非暫時(shí)性或非易失性有形計(jì)算機(jī)可讀介質(zhì)上。這些有形計(jì)算機(jī)可讀介質(zhì)的示例可以包括但不限于硬盤，可移動(dòng)磁盤，可移動(dòng)光盤(例如，壓縮盤和數(shù)字視頻盤)，磁帶盒，存儲(chǔ)卡或棒，隨機(jī)存取存儲(chǔ)器(ram)，只讀存儲(chǔ)器(rom)等。

上述描述旨在是說明性的，而不是限制性的。例如，上述示例(或其一個(gè)或多個(gè)方面)可以彼此組合使用?？梢允褂闷渌麑?shí)施例，例如由本領(lǐng)域的普通技術(shù)人員在閱讀上述描述之后。提供摘要以符合37c.f.r.§1.72(b)，允許讀者快速確定技術(shù)公開的性質(zhì)。提交時(shí)應(yīng)理解，其不用于解釋或限制權(quán)利要求的范圍或含義。此外，在以上詳細(xì)描述中，各種特征可以組合在一起以簡化本公開。這不應(yīng)被解釋為意圖未聲明的公開的特征對(duì)于任何權(quán)利要求是必要的。相反，發(fā)明主題可以在于少于特定公開的實(shí)施例的所有特征。因此，所附權(quán)利要求由此作為示例或?qū)嵤├⑷朐敿?xì)描述中，其中每個(gè)權(quán)利要求獨(dú)立作為單獨(dú)的實(shí)施例，并且預(yù)期這樣的實(shí)施例可以以各種組合或排列彼此組合。本發(fā)明的范圍應(yīng)當(dāng)參考所附權(quán)利要求以及這些權(quán)利要求所賦予的等同物的全部范圍來確定。