1.一種多路DDS信號發(fā)生器，其特征在于，包括頻率命令字生成模塊、N路相位累加器、M個波形存儲模塊、選擇模塊、N路幅度調(diào)節(jié)模塊、N路數(shù)模轉(zhuǎn)換器、N路低通濾波器以及時鐘模塊；
所述頻率命令字生成模塊分別與N路所述相位累加器連接，每路所述相位累加器分別與所述M個波形存儲模塊相連接，所述M個波形存儲模塊與所述選擇模塊的M個輸入端一一對應(yīng)連接，所述選擇模塊的N個輸出端與所述N路幅度調(diào)節(jié)模塊一一對應(yīng)連接，所述選擇模塊的輸出控制端控制所述選擇模塊從所述N個輸出端中選擇處于選通狀態(tài)的所述相位累加器對應(yīng)的輸出端，所述N路幅度調(diào)節(jié)模塊與所述N路數(shù)模轉(zhuǎn)換器一一對應(yīng)連接，所述N路數(shù)模轉(zhuǎn)換器與所述N路低通濾波器一一對應(yīng)連接；
所述時鐘模塊的第一輸出端分別連接所述頻率命令字生成模塊以及所述波形存儲模塊的時鐘輸入端，所述時鐘模塊的第二輸出端分別連接所述N路相位累加器的時鐘輸入端，所述時鐘模塊的第一輸出端輸出的時鐘信號的頻率，等于所述時鐘模塊的第二輸出端輸出的時鐘信號的頻率的N倍。
2.如權(quán)利要求1所述的多路DDS信號發(fā)生器，其特征在于，所述選擇模塊采用N選1數(shù)據(jù)選擇器實現(xiàn)，所述數(shù)據(jù)選擇器具有輸出控制端、M個輸入端和N個輸出端；
所述數(shù)據(jù)選擇器的輸出控制端通過地址產(chǎn)生模塊與所述時鐘模塊的第二輸出端連接。
3.如權(quán)利要求1或2所述的多路DDS信號發(fā)生器，其特征在于，所述時鐘模塊由系統(tǒng)時鐘晶振和倍頻元件實現(xiàn)，所述系統(tǒng)時鐘晶振的輸出端為所述第一輸出端，所時鐘晶振的輸出端與所述倍頻元件的輸入端相連接，所述倍頻元件的輸出端為所述第二輸出端，所述倍頻元件對所述時鐘晶振輸出的時鐘信號的周期擴大N倍。
4.如權(quán)利要求1或2所述的多路DDS信號發(fā)生器，其特征在于，所述相位累加器由32位的加法器和32位的寄存器組成，所述加法器的輸出端連接所述寄存器，所述寄存器的輸出端連接至所述加法器的一個輸入端，所述加法器的另一個輸入端連接所述頻率命令字生成模塊。
5.如權(quán)利要求2所述的多路DDS信號發(fā)生器，其特征在于，所述地址產(chǎn)生模塊采用計數(shù)器實現(xiàn)。